DDR PCB layout需要注意哪些事项？

数据线为一组，地址控制信号为一组，时钟信号为一组，组内信号间距建议在10mil以上，组间信号间距在15mil以上。各信号的线长应该以strobe信号为基准，＋/- 500mil内。
你可以去intel的网上下载一些application note， 上面有详细的叙述。
去inel网站上去找北桥芯片的布线指南吧
内存模组的做工一直是广大用户所关心的问题。首先，很多人都比较关心PCB的层数，目前JEDEC所推出的标准参考设计规范都是6层PCB设计（早在PC-100时代，业界就要求采用6层PCB设计）。但市面上可能还是有少量的4层PCB的产品，这主要是出于成本的考虑，但已经是非常少见了，如果面向OEM的产品基本上都是6层PCB的，Intel的认证就必须要求是6层PCB。本次参加测试的产品除了一款外，其他都是6层PCB设计。
经过几年的发展，想生产DDR内存模组虽不是困难的事（可直接用于生产PCB的光绘文件是免费下载的），但难就难在制造的质量，这体现在PCB的做工精细程度，布线的均匀性、贴片元件的质量和焊接水平，以及模组与主板DIMM接口金手指的质量。由于是6层PCB，有4层可以走信号线，所以表面上出现的布线应该比较宽松（同层布线），这样有利于减少相互间的干扰。对于金手指，电镀金比化学镀金要更耐用（前者的光亮度与色泽也与后者不同），金手指间的间距也要均匀。而且，金手指的厚度不能过薄，最好厚一些，否则有可能影响信号质量与插拔寿命。另外，PCB上应该没有空的贴片焊位，贴片电容在理论上讲，也应该是越多越好（按照行业的说法，平均每个内存芯片至少要有两颗电容，有些产品甚至会在3颗甚至更多），尤其是正面左下角部分第一引脚处一定要有电容，因为第一个引脚负责提供参考电压（Vref），而且每个芯片的Vref引脚上也应该有去藕电容以滤除杂波干扰，这对模组非常重要（辨别数据是0还1就是靠它）。此外，模组上芯片间的距离最好也不要太近，有很多模组是ECC/非ECC共用的，从而为ECC芯片留出了空位，这也造成其他芯片相对拥挤，这对散热和超频可能会有不良影响。
下面就介绍一个简单分辨电镀金与化学镀金的方法：
电镀金工艺：仔细看金手指触点的下方，会引出一根很短的细线，这就是电镀时留下的引线，以目前的工艺，这个引线还无法去掉，另外请仔细看金手指1号引脚上会有一颗贴片电容，这是必须要有的

化学镀金工艺：金手指触点下方没有那根引线，从而可以基本断定为化学镀金
接下来，让介绍一下查看芯片有无Vref去藕电容的方法。

良好的设计：注意观察从内存芯片引出的布线，有一根要明显粗于其他信号线，它就是Vref电路，正规的设计会在此电路上设置Vref去藕电容

低成本设计：在通往芯片的Vref电路上没有Vref去藕电容
对这些细微环节的处理，也正是目前大厂与小厂的区别所在（比如一颗贴片电容的价格现在大约在人民币3毛钱左右，那么几十个下来，成本也相当可观了）。相对而言，选择大的名牌厂商的产品会得到更多的保障，不过在今天这样的环境（DDR内存模组技术已经相当成熟），不可否认模组的整体质量都在提高。

现在的PC3200乃至更高规格的内存模组基本都采用了6层PCB设计，1、3、4、6为信号层、2为接地层、5为电源层
下面这张图展示了目前主流的6层PCB单面模组的背面设计。

常见的三种6层PCB单面内存模组的背面布线设计
在上图中，后两种采用了不同方式的大面积覆铜设计，能起到降低EMI（Electro Magnetic Interference,电磁干扰）的作用。其中，2号设计是最为常见的，很多256MB模组都采用这种布线设计，而3号设计的布线要更合理一些，因为它的布线间距要更大一些，有助于保证信号的稳定。相对而言，1号属于低成本的6层PCB设计，但这并不代表其布线设计水平的好坏。不过，DDR内存模组的设计已经非常成熟，模组的性能更多的取决于所使用的内存芯片质量，PCB并不可能弥补芯片的固有不足。所以，如果选择能超频的内存模组，内存芯片的品质是首先要考虑的。在下文中，大家会发现，一些PCB做工并不是很好的模组的超频能力并不弱，而一些做工很好的模组反而不行，这就体现出芯片超频方面的重要性。