• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > PCB技术问答 > 转:基于DSP的便携系统的功耗优化政策

转:基于DSP的便携系统的功耗优化政策

录入:edatop.com    点击:
技术文库首页 / 技术文库
基于DSP的便携系统的功耗优化政策
上网时间:2006年11月07日 打印版推荐给同仁发送查询
为了帮助数字信号处理器(DSP)开发人员最大化地延长电池使用时间,并促成功率敏感的便携系统,德州仪器(TI)公司推出了TMS320C5509A、TMS320C5507和TMS320C5503数字信号处理器。不过,要确保这种DSP不消耗任何不必要的功率,就必须了解如何才能将功耗降至最低,以及怎样充分利用将所有暂未使用的外设保持在闲置状态的优势。
例如,高效节能的系统级线路板设计,会要求某些特殊引脚具有良好的终止(termination)功能,以及令部分外设处于闲置状态,并充分利用DSP的闲置和省电模式。通过动态关断未使用的所有外设和内部功能性单元,即可以实现这第一点。将功耗减至最小,还有助于降低成本、减小发热量和降低器件密度。
若输入引脚处于悬空(float)状态,则悬空引脚的逻辑状态每一次切换时,都将产生额外的I/O电流消耗。开发人员可以通过对未使用的引脚和悬空引脚进行控制来节省能量,同时保持最佳功能性。对于重要的功率敏感应用,闲置或正确地配置未使用的DSP外设,比如实时时钟(RTC)、A/D转换器、MMC/SD卡以及USB,也能够节省能量。
右文给出了有关如何通过中断C5509A、C5507和C5503 DSP上未使用的外设引脚来优化功耗的一些指导原则。
建议
1.将DSP设置为待机模式――这是功率优化的关键部分。为此,开发人员可以启动闲置配置,包括闲置CPU、所有外设、时钟发生器和片上振荡器。
2.通过上拉/下拉方式中断未使用的输入引脚,确保未使用的“输出”引脚没有连接任何阻性负载。激活EMIF总线上的总线保持器(bus keeper),也能够节省能量。
3.实时时钟(RTC)模块应该在未使用时上电,从而帮助将功耗降到最低。因为RTC是唯一能与芯片其余部分完全隔离的模块。它可以在芯片其余部分断电时被供电,反之亦然。DSP上的其它外设和模块的闲置不会影响RTC。
4.将片内模数转换器(ADC)的时钟频率设定为尽可能最低的4MHz,这样一来,最大可能的转换时钟频率为2MHz。这将使得ADC状态机的功耗降至最低。如果某个片上ADC模块未被使用,则连接电源和接地的ADC应该按照规格说明书的规定来相应地连接电源和接地。
5.通过设定USBIDLECTL寄存器的各个位,使DSP上的USB模块处于闲置状态。为了使USB端口不工作,使USBIDLECTL寄存器的闲置启用位(IDLEEN)置1,再让ICR的PERI位置1。确保USBCLK被设定在48MHz。确保DP和DN引脚处于悬空状态。最后,通过10kΩ的上拉电阻把USB的PU引脚上拉到高电平,以保证USB不会复位,不会唤醒片上振荡器。
图:通过软件或增添上拉电阻的硬件方式,可实现许多功率优化技巧
不建议
1.连接仿真器或使用Code Composer Studio集成开发环境的调试功能,把DSP置于睡眠或Idle3模式。不需要任何悬挂中断,并确保未使用的输入引脚被上拉至高电平。不需要进行任何DMA传输,也不需要激活RTDX,否则都将重新激活Idle3模式。
2.拥有外部中断或片上实时时钟产生的中断。不要将USB主机重新使用或将系统硬件重置,否则会将内部振荡器从闲置或睡眠模式中唤醒。
3.中断数据或地址总线引脚,而它们具有保持器功能,能够减少悬空未使用引脚引起的静态功耗。总线保持器将使得未用引脚无需外部电阻。
4.使用外部振荡器。为使功耗最小,应考虑采用片内振荡器。
5.让RTC引脚处于悬空状态,即使没有使用。因为DSP关断时,通常应使RTC保持运行。让RTC引脚悬空,将增加转换次数,从而消耗更多能量。
作者:Naser Salameh
DSP应用工程师
德州仪器公司

射频工程师养成培训教程套装,助您快速成为一名优秀射频工程师...

天线设计工程师培训课程套装,资深专家授课,让天线设计不再难...

上一篇:pcb 拼板时,protel 软件没反应,状态栏中显示.
下一篇:讨论:PCB工程师掌握着比较核心的资料,应该如何进行资料.

射频和天线工程师培训课程详情>>

  网站地图