专题讨论：SDRAM 时钟线、数据线、地址线、控制线走线原则.

据有关高速PCB布线建议的文章介绍，SDRAM存储器走线时要注意“尽量短且等长”，不知道它说得是仅指数据线呢，还是包括数据线、地址线、控制线？对于数据线，等长比较好走，因为它是点到点的，而对于地址线、控制线，等长就难了，因为它们是一点到多点的，所以还与总线拓扑结构有关，而且PCB走线时空间紧张；请问各位有什么好的建议，尤其是地址线、控制线的拓扑结构，是否需要作等长处理，如果要的话，怎样作等长处理？谢谢
Youngbird于2006-08-26编辑楼主的主题标题，把此问题置顶，作为讨论主题。请大家积极参与。
楼主仅仅提到数据线、地址线与控制线，事实上还有时钟线，都是SDRAM布线中很关键的对象。

有的时候数据线等长都很难。看芯片的布局了！

看SDRAM跑的速率、线长（SDRAM控制器与SDRAM之间的距离）、SDRAM的类型（不同的接口技术以及时序的裕量）。
事实上，布线最终要达到：1. 确保时序（Timing）的正确及一定的裕量 2. 信号完整性，避免如振铃、串扰、上冲下冲之类的信号完整性问题
原则上，同类线要等长（更严格一点来说是要等传输时延），如地址线要等长、数据线要等长
同样重要地，要求阻抗匹配
对于DDR2 SDRAM的布线，你可以参考：
DDR2 (Point-to-Point) Package Sizes and Layout Basics.pdf :
点击下载...

在布DDR SDRAM的线时，要注意到主芯片内部的走线长度（一般BGA封装的IC内，每个信号的走线长度都不尽相同），这个也会影响到时序。
所以在布等长线时，应考虑到芯片内部的走线长度。

三楼的资料不错，学到不少东西，最近也开始在学习这方面的东西

我不是很懂"芯片内部的走线长度" 是指chip/DIE 里面的引线长? DX 指点一二....

理论上做等长处理效果最优，但是要做到等长非常困难，单从PCB Layout上讲，数据线、地址线、控制线有好几把线，且元件封装的pin脚排列均不规则，走等长线非常困难。
实际上我还没接触过哪个设计方案要求必须走等长线，毕竟手机 的速度比起PC来还是慢的多。
一家之言！

所谓的等长应该是尽量做到就行了吧，不可能所有的都一样长的，

在布SDRAM线时, 主要是要把数据线走成等长, 地址线等长很少见, 控制线等长,个人觉的根本就不需要！

学习中。

等长只要控制在一定范围内就可以
主要是数据线，每组数据线与他的那对差分的锁存信号线差不多就可以，ddr2的好像是+/-20mils

所有信号线等长（严格来说，应该是等时延）都是基于时序的要求，在时序裕度比较大，或低速率的时序，当然无所谓。
但当DDR2发展到667MHz的信号速率时，你就不得不考虑了。
理论上，PCB不需要布等长也可以，但时序裕度就可能很小，系统的不稳定性就增加。也许不少人在设计电路时都会碰到死机的问题，大多数硬件工程师会认为那是软件的问题。事实上，很多情况可能是硬件的问题。
数据线等长、地址线等长是一般要求，控制信号可以不等长，但需要在Memory Controller的设置上要根据具体的硬件设计来作一定的调整。
论坛上，还是初学者比较多。讨论的深度还是很受限的。哎……

应该考虑电长度。

地址线，数据线都是与clock 长度匹配的，其中数据线还要与其strobe 长度匹配

在数据线和地址线做些阻抗匹配 各串一电阻进去 请问这电阻是放在主芯片这里还是放到其它地方如FLASH SDRAM那边

数据线在板子上是不需要额外作阻抗匹配的，只有地址线和控制线需要在dimm 末端加一
termination 电阻作终端阻抗匹配，防止反射

芯片内部的走线长度，指的是芯片内部的走线长度，你就把一个芯片也当成一个小的PCB这样就好理解多了，这部分线也是要考虑的。

我也在研究SDRAM布线,终于找到组织了.谢谢！

我最近布的一块板也有sdram，学习中
我用cadence做过上冲下冲的仿真，假如要跑到100m的话，不匹配上冲下冲很严重。
我现在做的这块板，数据线，地址线，控制线都不是一对一，点对点的，该怎么走线实在有点疑惑。
还有一个关于菊花链的疑惑，数据线从dsp出来，走成一把线，flash和sdram,fpga用过孔通过短截线（不超过200mil)与改组线相连, 这个是菊花链么？

英语差，看起来好吃力呀！

主要还是看ＳＤＲＡＭ的频率能跑多高了！尽量做到地址线等长，和数据线等长，我们在计算等长时分别算主芯片到匹配电阻的长度和匹配电阻到ＳＤＲＡＭ的长度并且要算过孔数（将过孔大致折算成线长），然后将总长度算出，再做等长匹配．如果有多块ＳＤＲＡＭ的话，地址线尽量走Ｔ型线，数据线尽量等长，芯片应该都能跑起来的．我做的ＤＶＤ板，ＳＤＲＡＭ基本都不走等长（因为频率基本上是１０８Ｍ，和１３３Ｍ的芯片，呵呵），实在看不过去的线就绕一下，相差不是很悬殊的就没问题，都能跑起来的！我做的好几块板子都正常运作；不过ＤＤＲ的就不能大意了．要计算后再绕．重在布局，布局合理会省很大的事，呵呵！以上纯属个人之见，以上纯属个人之见

等長的意義就是要做到阻抗匹配...
速度慢還沒什麼關係..
速度一快...沒有做到阻抗匹配...
當機當到你會瘋掉....

等長的意義就是要做到阻抗匹配...???
我以前算过setup/hold ,好像125M的信号怎么布都可以。
当然指时序。
但signal integriety的影响我就不知了

等长是为了满足数据的时序要求，即要保证数据在任何一个接受端的建立保持时间，而不是为了阻抗匹配的原因．
楼上说的１２５Ｍ的信号怎么布都可以，我看未必．很多单板往往有这样的问题，当我们在常温时工作的比较可靠，但一旦做环境实验的时候，就存在数据错误等现象．这些现象往往是由于设计时时序比较紧张，往往在设计的时候我们要求在其他条件允许的情况下，尽可能的让时序的裕度设计的较宽．

我现在用的cpu 是三星的2440，sdrm也是三星的，时钟频率133MHZ，
请问数据线等长控制在什么范围内呢？我控制在+/-25mil，老大说不可以，还有那些控制线要和谁等长啊？是数据线和地址线吗？我觉得不可能啊.我画好的板子让我们老大拿去吧设计规则一改，全是错误，因为他将数据线，地址线，和控制线，时钟线的长度全部设置成一样的，我看了都晕了，有这样的必要吗？还有我用两个sdram，cpu到两个sdram 的时钟线有必要保证等长吗？时钟线不是越短越好吗？难道为了保证等长还要将时钟线走蛇性线？还有同一组data线不可以平行走的太长吗？以前的老大和现在的老大讲的怎么差距那么大？以前做过同样的板子，好像都不是这样，现在我都不知到怎么做是对的了

学习到了不少东西

看到讨论得这么热闹，我也说两句：
我在处理这方面电路的时候，一般是先随便跑一遍，在布线后做一下时序仿真，看一下margin有多少，再做调整。
我同意上面几个DX的意见，不仅应该考虑数据线之间的等长，最重要的还要看时序的匹配问题。当然，数据线等长的情况下容易达到时钟、控制信号的时序匹配。
当然应该考虑的是电长度了，在我设计的板卡中线长度和电长度的区别很大呢。

我接手一个别人做的项目，更换了DDR SDRAM的厂家与型号后，比较容易死机。
经分析，就是地址线、数据线没有等长的原因，导致时序的裕度不够。
后来不得已，只能用Samsung与Micron的SDRAM。
后来又做一个DDR2的板子，地址线等长T形走线（有两片）、数据线等长处理，程序跑得很稳定。
当然，光等长是不行的，在走线时，所有数据线与地址线均使用同一个参考面，电源与端接电源的去耦做好。呵呵，只要这么做了，系统就是稳定，什么都不用担心。
另外，告诉大家：一般的SDRAM Controller都是可以调时序的，所以数据与地址线、时钟线不必等长，软件调好时序就可以（当然这些参数是可以计算的，可不要瞎调哦）

能给我一些关于仿真的资料吗，现在正在自学呢
邮箱sdwfww725@163.com

长见识了，以前没想得这么细
俺还想知道线长度和电长度之间是什么关系？线长度指物理走线的长度，电长度指信号在物理走线中的传输时间吗？