这样两种走线区别有多大？

不同的情况下有不同的用途.
比如,作为电源线时,直线当然比拐弯多的线要好,因为路径短内阻低.
但在高频下,兼顾并行信号线的延迟等等情况,有些线就需要做蛇行走线来达到同其他线的延迟一致.

同意楼上的意见,我在走总线的时候,使用内层微带线,间距和线宽都用5mil,报告有的线总的拓扑长已经在8000mil了(不是单独一个point to point,是同一网络的线长),我在CPU出线口加了30Oohm的端接,层厚没有特别规定,1.2mm总厚,6层板,这样配置是否串扰会比较厉害?我走了两板了,有的跑一个月就会有问题
还有就是我顶层和底层都很少走线,这个板并非手机板,是否太浪费?

特别是高频线当然是直线好，拐弯多信号延迟会变得明显;当然时钟线也同理

一直有传输线阻抗的概念,但是在实现上有点不知所措,具体就是
1,如何使用datasheet 中的AC时间特性,信号建立保持时间等
2,具体的分层间距及线宽线距的使用,
3,端接的使用
4,拓扑的类型
5,驱动能力
以上这些在做原理及layout时怎样使用,来保证信号完整性,手头有一本高速设计的书,但是在使用理论时有困难
上面的一些那位高手能提一个例证来说明一下,比如3ns的上升信号,怎么算delay怎么选线宽,怎么做端接,如果你曾经做过这个规划,给个例证吧！
感谢！

1、考虑特性阻抗的前提条件是当电信号传输距离与波长比不能忽略时，一般认为当传输线长（L）大于等于1/6波长时需要考虑特性阻抗匹配。
2、对于数字电路则需要以上升时间TR为出发点 L>=TR/(6*TPR) ，这时需要考虑信号完整性；其中TPR为传输时延，典型值 150ps/Inch(FR4)，TR为上升沿。
3、由此可以根据信号 频率 上升沿计算时延，决定是否需要做阻抗线。
4、对于阻阬线宽与输出端口的阻抗匹配有关

多谢楼上！

除了不需延时之外，信号线是越短越好，且拐角越少越好。

还想问一个问题,我有个系统用三星的2410,总线上负载有2个sdram,1个norflash,两个dsp,一个网口,在拓扑结构中,使用的是源端串形端接,因为源端是BGA封状,所以端接电阻并不能离管脚很近,我使用的近似为菊花链拓扑,跑系统后出现不稳定和坏片的情况,现在怀疑是串扰或者是拓扑导致的反射等问题.
我想改为星型拓扑,但是处理端接比较困难,不知道如果使用星型拓扑,该如何把握源端出线?一条地址分出六个端接好象不好实现！有什么妥协的方法?
非常感谢！