纾解处理器负担　FPGA推升系统电源效率

继手机之后，智慧眼镜、智慧手表等穿戴式装置可望将系统耗电规格推向新的里程碑，因而也刺激小封装、低功耗的现场可编程闸阵列(FPGA)导入需求，以扮演显示器、I/O和相机子系统与主处理器之间的桥梁，协助分担耗电量较高的处理器运算量，进而降低系统功耗。

莱迪思(Lattice)半导体台湾区总经理李泰成表示，相较于采用数千毫安时(mAh)锂电池的手机，穿戴式装置在系统空间限制下，大多仅能搭载600mAh以下容量的锂电池，但却要提供数日以上的续航力，导致系统业者为如何「省电」这件事伤透脑筋。由于业者发现时脉较高的主处理器对穿戴式装置功耗影响甚钜，因此开始扩大导入微控制器(MCU)或FPGA等协同处理器，以减少主处理器开启的频率。

李泰成指出，基于协同处理器的设计概念，FPGA因具备大量平行运算及可编程特色，可应付显示器、I/O和相机子系统等资料量较大的应用(图4)，相较于MCU更能突显系统节能效益，正日益受到系统厂青睐。为进一步提高FPGA在穿戴式装置市场的渗透率，莱迪思也积极耕耘更小型化的FPGA封装技术，进而缩减晶片成本、耗能和占位空间。

另一方面，FPGA亦可藉由软体编程功能，帮助系统厂快速实现所需的创新功能，毋须耗时打造高成本的特定应用积体电路(ASIC)。李泰成认为，对穿戴式装置设计而言，FPGA不仅能推升系统电源效率，亦是加速新功能商用的推手，可望逐渐在市场上崭露锋芒。