Hummingbird加密算法的硬件架构设计

摘要 Hummingbird加密算法是针对RFID标签等硬件受限系统的轻型加密算法。其已在不同平台上得到了验证。文中提出了一种针对Humming bird算法的硬件架构，与目前其他方法相比，在响应时间基本相同的情况下，该硬件架构所需的硬件资源更少。其采用Xilinx的低端Spart an-3系列FPGA芯片作为验证平台。实验结果表明，该硬件架构可较好地嵌入到硬件受限系统中，尤其是嵌入式系统。
关键词 Hummingbird加密算法；FPGA；硬件实现

目前大多低配置的设备中均涉及到信息的传递，例如：智能卡、RFID标签等。若这些信息被非授权用户获取将带来安全威胁。因此研究可嵌入此设备中的加密算法是必要的。当前有多种加密标准算法，例如DES、AES等，但这些算法通常需要大量的硬件资源来实现，同时响应时间较长，并不适合资源受限的系统。
在众多加密算法中，Hummingbird加密算法是Revere Security开发的一种轻型算法。由于其所需的硬件资源少、功耗低，被广泛应用于一些硬件资源受限的应用场合，例如：RFID和简易嵌入式系统等。Hummingbird加密算法易于软件实现，在不同的嵌入式平台中均有相应的实现和优化方案。
目前有多种不同的硬件架构被提出，以便使Hummingbird加密算法能适用于多种硬件资源受限的平台。但这些方法所使用的硬件资源同样较多，且加密速度较慢。针对这些问题，文中在基于FPGA硬件平台下，提出了一种Hummingbird加密算法的硬件架构。在响应时间基本相同的情况下，该硬件架构所占用的硬件资源相比其他的解决方案较少。

1 Hummingbird加密算法简介
Hummingbird加密算法结合了基于块和流的加密。整个加密过程包含两部分：初始化过程和加密／解密过程。在Hummingbird算法中，使用16 bit的块长度、256 bit的密钥长度和80 bit的内部状态寄存器。
1．1 初始化过程
Hummingbird算法的初始化过程包括，初始化4个内部状态寄存器，同时计算LFSR的初始值。4个状态寄存器RS1～RS4首先由16 bit的随机数产生器产生。初始化过程中，4个状态寄存器经过4次的更新过程，而同时更新的结果则作为LFSR的初始值。初始化过程的流程如图1(a)所示。
1．2 加密解密过程
在初始化过程后，明文首先与状态寄存器RS1进行模216的加运算，然后再进行块加密。在加密过程中，这些操作重复进行4轮，并得到最终的密文。其中，对应的4个状态寄存器也要经过相应的更新，同样LFSR也进行更新。整个加密过程如图1(b)所示。解密过程可参照加密过程的逆运算。

[p]
1．3 块加密过程
Hummingbird加密算法采用4个相同的块加密模块，每个块加密过程均是16 bit，密钥为64 bit。其过程如图2所示。块加密过程中的S—Box如下表所示。当中的线性变换过程定义如下
L(m)=m⊕(m×6)⊕(m×10) (1)

2 算法的FPGA硬件架构实现
由于Hummingbird加密算法是一种轻型加密算法，主要针对硬件资源受限的平台和应用场合，因此，提出了一种硬件资源使用较少的FPGA架构。

首先，对于块加密过程，用4个时钟周期来完成4轮的块加密，由于每轮加密过程的密钥均不同，因此需要一个选择器来选择正确的密钥，块加密过程的FPGA架构如图3所示。

[p]
在这一架构中，需要5个异或器、8个S—Box、一个线性变换过程及两个多路选择器。Hummingbird加密算法FPGA架构的顶层设计如图4所示。

在顶层架构中，块加密的输出首先被锁存器锁存，在初始化和每轮的加密过程反馈，以便更新状态寄存器。由于初始状态和每轮加密的状态寄存器更新机制不同，因此需要数据选择器来实现正确的更新，更新后的状态寄存器在每轮加密过程中，分别输入至块加密过程。同时，由于初始化过程需要随机数产生，因此，使用LFSR来实现，以便节省硬件资源。

3 结果分析
文中使用Xilinx FPGA Spartan-3平台，利用VetilogHDL来实现所提出的硬件架构。将所提出的架构和其他设计进行比较。文献第一次提出了Hummingbird加密算法的FPGA实现架构，但其所需的硬件资源较多。文献提出的方法虽然花费得硬件资源少，但速度较慢，同时需要更多的存储器，实际所需的硬件资源并未减少。同时，文献使用的是协处理器方法，并不能算作是硬件架构。
在表2中，给出了本次的方法和文献的性能比较。

表2所示，提出方法所需的硬件资源比文献少25％，同时速度也提升了6％。而在表3中，给出了文中的方法和文献的性能比较。

相比于文献，提出方法虽然所需的Slices数量较多，却无需存储器，同时速度可提升约30％。

4 结束语
文中提出了一种有效针对Hummingbird加密算法的FPGA硬件实现。该硬件架构相比其他方法可使用更少的硬件资源，同时速度上也优于其他方法。因此该架构可广泛用于RFID等硬件资源受限的加密平台中。