对使用铜丝键合的功率MOSFET进行失效分析

　　摘要：由于铜丝键合可以替代金键合，价格又便宜，正在被越来越多地应用到微电子元器件当中。目前的情况表明铜是可行的替代品，但是证明其可靠性还需要采用针对铜丝键合工艺的新型失效分析(FA)技术。

　　在本文中，我们将讨论一些专门为使用铜丝技术的元器件而开发的新型失效分析技术和工序。我们会将解释为什么铜丝的处理方式和金丝不一样，并且以功率MOSFET器件为例，循序渐进地了解失效分析的过程，保存对失效器件进行有效分析所需要的所有证据。

　　开封问题

　　进行失效分析要先打开零件，看是什么原因引起器件失效，主要问题就出在开封方法上。传统的酸刻蚀开封方法并不适用于铜丝键合的产品，因为硝酸的烟气会导致铜丝的快速刻蚀，即如图1和图2所示。

　　保持铜丝及键合的完整是不可或缺的。我们尝试使用激光开封，去掉部分模塑料，再用酸刻蚀，露出晶片表面。发现这样对铜丝和键合造成的破坏最小。

　　使用这种方法开封的器件见图3。图中显示，铜丝和键合均完好无损，但有时化学处理可能正好洗掉失效的根源，所以，如果可能应以离子束代替酸刻蚀。

　　铜丝键合和金属层的残留铝

　　完整露出铜线后还需要对铜丝键合进行研究，以便确定键合下金属层的厚度。铜丝键合下面铝层的最小厚度是影响铜丝键合产品的长期可靠性的关键因素。要详细分析铜丝键合工艺的情况，聚离子束(FIB)是必不可少的失效分析工具。

　　我们开发了先平行抛光再用聚离子束横切分析的方法，设计出一种不使用酸药剂的失效分析工艺。图5显示，对模塑料进行平行抛光，露出了晶片表面。因为在原来的器件中晶片放的高低不是很平整，所以左上角已露出，但有一层薄薄的模塑料还覆盖着晶片的右下角。

　　图5 对模塑料进行平行抛光。晶片(die)的高低相对于框架不是很平整，使得晶片的左上角先露了出来。

　　图6和图7显示的是铜丝键合的聚离子束横切面的照片，照片显示残留铝的最薄厚度是0.125 μm。这种键合是必须避免的，但如果没有很好的分析技术，就很难察觉。

　　采用化学刻蚀的办法，能够更快地测量出铜丝键合下面铝层的厚度，只把铜丝和键合腐蚀掉，同时完整无损地保留下面的铝层，就可以进行聚离子束的横切面分析。这种方法的优点是能看到整个晶片表面的所有铜丝键合，这样就可以选择合适的键合进行分析。

　　图8显示的是用酸刻蚀后的晶片表面。图9显示的是涵盖一个键合区域的聚离子束横切面。注意，从这幅图上可以清楚地看到最上面铝金属层，键合造成周围溢出了一些铝，这表明最上面的金属表面未曾受损。

　　采用传统的机械研磨的方式暴露出引线键合的横切面，在铜键合和键合下面金属的交界处，经常会发生铜胶着于表面的情况。先研磨，再用聚离子束进行精细抛光，就可以解决这个问题，如图10和图11所示。

　　案例研究一

　　首先，我们研究一组用铜丝键合的MOSFET，经过1000次的温度循环后，呈现高阻失效状态。要找到失效原因，需要对铜线两端进行仔细的检查。首先，我们先用激光开封，把钉架上铜键合露出来，这是因为传统的酸开封很容易损坏这些键合的缘故。

　　图12和图13显示的是激光开封后露出来的钉架上铜键合。电子显微镜检查发现，在MOSFET的钉架上的键合上有裂缝，这可能是导致不正常的高阻值的主要原因。

　　接下来，我们先用机械研磨的方式至铜丝键合的中间位置成一横切面，检查铜丝键合和晶片金属交界面，然后再进行聚离子束精细抛光，去掉研磨表面或有胶着的部分，电子显微镜显示了铜丝和晶片金属层之间的交界面(见图14和图15)。

　　检查完铜丝键合和钉架键合，我们认为高阻值失效是由钉架铜键合中的裂缝引起的。

　　案例研究二

　　在Vishay高可靠性铜丝键合工艺的开发和优化过程中，失效分析对确定键合工艺参数发挥了重要作用。失效分析技术对帮助我们确定铜丝键合下面残留铝的厚度，并据此得出最理想的键合参数。表1显示的是实验结果，在实验中对铜丝键合参数进行了调整，覆盖到一组正常值周围的一些参数值。

　　注意，这些参数的绝对值因键合机种而异，数值大小只是具有相对意义。

　　我们使用30℃、浓度63%的硝酸，去掉铜丝键合，没有破坏下面的铝层。然后用聚离子束(FIB)横切面技术分析，查明在铜丝键合下面最薄的剩余铝层。

　　图16显示，在Leg A1上，铜键合下面剩余铝的厚度大约是2.06 μm。图17显示，在Leg A4上，铜键合下面剩余铝的厚度大约是3.97 μm。我们用剩余铝的最薄厚度作为过键合的安全裕量的指示器，发现减少基本功率能够大幅降低铜丝过键合的风险。我们认为，一组优化的键合参数应当提供良好的键合完整性，而且不会产生过键合。

　　参考文献：
　　[1]Song M,Gong G L,Yao J Z, et al.Study of Optimum Bond Pad Metallization Thickness for Copper Wire Bond Process[C].2010 12th Electronics Packaging Technology Conference:597–602.
　　[2]Murali S,Srikanth N.Acid Decapsulation of Epoxy Molded IC Packages with Copper Wire Bonds.IEEE Trans. Electron. Packaging Manufacturing,2006,29(3):179-183
　　[3]Klein J E,Copeland L.Decapsulatioon of Copper Bonded Encasulated Integrated Circuits Utilizing Laser Ablation and Mixed Acid Chemistry.2010 ISTFA:133-136
　　[4]Staller K D.Low Temperature Plasma Decapsulation of Copper-wire-bonded and exposed Copper Metallization Devices.2010 ISTFA:127-132.
　　[5]Premkumar J,Kumar B S,Madhu M,et al.Key Factors in Cu Wire Bonding Reliability: Remnant Aluminum and Cu/Al IMC Thickness.2008 10th Electronics Packaging Technology Conference:971 – 975
　　[6]Zhang X,Lin X,Chen Y.The Reliability Evaluation of Cu Wire Bonding by Using Focus Ion Beam System.2010 Int’l Conf. on Electronic Packaging Technology & High Density Packaging:1049-1052.