Verilog HDL硬件描述语言：task和function说明语句

task和function说明语句的区别

task和function说明语句分别用来定义任务和函数。利用任务和函数可以把一个很大的程序模块分解成许多较小的任务和函数便于理解和调试。输入、输出和总线信号的值可以传入或传出任务和函数。

任务和函数往往是大的程序模块中在不同地点多次用到的相同的程序段。学会使用task和function语句可以简化程序的结构，使程序明白易懂，是编写大型模块的基本功。

任务和函数有些不同，主要的不同有以下4点。

(1)函数只能与主模块共用同一个仿真时间单位，而任务可以定义自己的仿真时间单位。

(2)函数不能启动任务，而任务能启动其他任务和函数。

(3)函数至少要有一个输入变量，而任务可以没有或有多个任何类型的变量。

(4)函数返回一个值，而任务则不返回值。

函数的目的是通过返回一个值来响应输入信号的值。任务却能支持多种目的，能计算多个结果值，这些结果值只能通过被调用的任务的输出或总线端口送出。Verilog HDL模块使用函数时是把它当作表达式中的操作符，这个操作的结果值就是这个函数的返回值。下面让我们用例子来说明。

例如，定义一任务或函数对一个16位的字进行操作让高字节与低字节互换，把它变为另一个字(假定这个任务或函数名为：switch_bytes)。

任务返回的新字是通过输出端口的变量，16位字的字节互换任务的调用源码如下：

switch_bytes(old_word,new_word);

任务switch_bytes把输入old_word的字的高、低字节互换放入new_word端口输出。

而函数返回的新字是通过函数本身的返回值，16位字的字节互换函数的调用源码如下：

new_word = switch_bytes(old_word);