首页 > 电子设计 > PCB设计 > PCB设计 > 基于TCA785和FPGA的触发器设计

基于TCA785和FPGA的触发器设计

录入：edatop.com 点击：

摘要：以晶闸管构成的全桥整流电路为对象，分析和建立了两种触发器以实现对晶闸管的触发控制。一种是以TCA785为核心芯片的模拟触发器，另一种是以可编程逻辑阵列（FPGA）为核心芯片的数字触发器。试验表明两种触发器都具有良好的性能，并且由模拟触发向数字触发的方向发展。

关键词：晶闸管；数字触发器；可编程逻辑阵列；脉冲调制

触发器性能简单，经过几十年的发展，其设计已经有了很大程度的进展。目前的专业触发器集成度更高，功耗更小，针对性更强。

本文以触发电路为载体，分析和建立了两种触发器，一种是基于TCA785的模拟触发器，另一种是基于FPGA的数字触发器。

基于FPGA的数字触发器设计，使用了先进的电子设计自动化（EDA）技术开发环境和工具，缩短了设计周期，提高了设计效率和设计质量。

1 基于TCA785的模拟触发器

本文所设计的触发器，以触发晶闸管为目的，图1为三相晶闸管全桥主电路，设计的触发器依次与晶闸管触发端TP1，TP2，TP3，TP4，TP5，TP6相连接。

1.1 TCA785内部结构和功能

图2所示为TCA785集成触发器的内部结构。TCA785集成触发器由同步过零、放电监控、同步寄存器、控制比较、电压分配、脉冲形成与分配等几部分电路组成。TCA785集成触发器采用PDIP161封装形式。

TCA785集成触发器的引脚功能如下：

1脚接地；2脚、4脚分别是触发脉冲反相输出端Q2、Q1；3脚是方波电压输出端QU；5 脚是同步信号输入端V SYNC；6 脚是封锁端, 当该脚为“0”时, 封锁触发脉冲输出，为“1”时,解除封锁；通常6脚用于过流、过压及其他控制时的输入；7 脚输出的是Q1、Q2的“与”脉冲(QZ=Q1 Q2) 输出端；9 脚外接斜率电阻R9；10 脚外接斜率电容C10, R9和C10决定锯齿波的斜率, 改变其值的大小可以改变锯齿波的斜率；11脚外接控制电压V11, 改变控制电压的大小就可以改变触发脉冲的触发角A；12 脚、13 脚上外接电容C12、C13，其值大小分别决定14 脚、15 脚和4 脚、2 脚输出的触发脉冲宽度。14 脚、15 脚分别是触发脉冲输出端Q1、Q2。16脚接工作电源。

1.2 TCA785工作原理

本文采用了三块TCA785触发晶闸管桥电路，其接线方式对称。现对一块TCA785的引脚连线进行说明：在管脚11引入移相控制电平，管脚6接调制信号，管脚5接同步信号，管脚9和管脚10分别接锯齿波斜率电阻和电容，管脚12通过电容接地，管脚15和管脚14为脉冲输出端Q1、Q2。

由管脚5引入的同步信号，经内部零点鉴别器，同步寄存器控制锯齿波发生器，使之产生与同步信号同步且频率为同步信号两倍的锯齿波。锯齿波的斜率由管脚9和管脚10间的电阻电容决定，当锯齿波的电压等于移相控制电平时，便产生一个经调制的脉冲信号送到内部输出逻辑单元。管脚14、管脚15输出脉冲相位差180°。 [p]

三个同步信号的选取为 A、B、C三相电压，相位差为120°，而A、-C、B三项分别作三片TCA785的同步信号，在移相电压的作用下就会产生6个周期脉冲信号QA1、QA2、QC1、QC2、QB1、QB2，如图3所示。其中QA1、QA2有180°的相移，QC1、QC2有180°的相移，QB1、QB2有180°的相移，并且六者中相邻两个脉冲之间相位差为60°。

对QA1、QA2、QC1、QC2、QB1、QB2做如下运算即得到最终输出：

TP1=QA1+QC1；

TP2=QC1+QB1；

TP3=QB1+QA2；

TP4=QA2+QC2；

TP5=QC2+QB2；

TP1=QB2+QA1。

2 基于FPGA的数字触发器

晶闸管数字触发器主要有电网同步信号检测、输出信号、检测及反馈信号处理、模拟PI调节单元、相序自适应、缺相保护单元、脉冲形成及脉冲驱动单元组成。同步信号检测部分获得电网的三相同步信号，作为触发脉冲输出的基准，同时也作为相序自适应及缺相保护的依据；输出信号检测及反馈信号处理单元将输出电压或电流信号与移相给定信号经过模拟PID运算后，由A／D转换成数字触发控制角，送入主控芯片。脉冲形成单元输出的脉冲经调制并经脉冲变压器隔离放大后驱动晶闸管。

2.1 主控芯片FPGA

本文使用的开发板是Actel公司的ProASIC开发板。Actel是反熔丝（一次性烧写）PLD的领导者，由于反熔丝PLD抗辐射、耐高低温、功耗低、速度快，所以在军品和宇航级应用上有较大优势。

2.2 FPGA的设计流程

FPGA设计流程分为设计输入、功能仿真（前仿真）、布局与布线、时序仿真（后仿真）、配置下载等步骤，设计流程如图4所示。

(1)设计输入 [p]

设计输入包括使用硬件描述语言HDL、状态图与原理图输入三种方式。HDL设计方式是现今设计大规模数字集成电路的良好形式，HDL语言描述在状态机、控制逻辑、总线功能方面较强，使其描述的电路能在特定综合器的作用下较好地实现具体硬件单元；而原理图输入在顶层设计、数据通路逻辑、手工最优化电路等方面具有图形化强、单元节俭、功能明确等特点。常用方式是以HDL语言为主、原理图为辅进行混合设计，以发挥二者各自特色。

(2)功能仿真

使用设计软件包对己实现的设计进行完整测试，模拟实际物理环境下的工作情况。前仿真是指仅对逻辑功能进行测试模拟，以了解其实现的功能是否满足原设计的要求。仿真过程没有加入时序信息，不涉及具体器件的硬件特性，如延时特性。

(3)综合

针对给定的电路实现功能和实现此电路的约束条件，如速度、功耗、成本及电路类型等，通过计算机进行优化处理，获得一个能满足上述要求的电路设计方案。综合的结果则是一个硬件电路的实现方案。该方案必须同时满足预期的功能和约束条件。对于综合来说，满足要求的方案可能有多个，综合器将产生一个最优的或接近最优的结果。因此，综合的过程也就是设计目标的优化过程，最后获得的结构与综合器的工作性能有关。

(4)布局与布线

从映射取出定义的逻辑和输入输出块，并把它们分配到FPGA内部的物理位置，通常基于某种先进的算法完成；布线是指利用自动布线软件使用布线资源选择路径试着完成所有的逻辑连接。因为最新的设计实现工具是时序驱动的，因此可以使用约束条件操作布线软件，完成设计规定的性能要求。在布局布线过程中，可同时提取时序信息形成报告。

(5)时序仿真

在布局布线后，提取有关的器件延迟、连线延时等时序参数，并在此基础上进行的仿真称为后仿真，它是接近真实器件运行的仿真。

(6)下载验证

下载是在功能仿真与时序仿真正确的前提下，将综合后形成的位流下载到具体的FPGA芯片中，也叫芯片配置。FPGA设计有两种配置形式：直接由计算机经过专用下载电缆进行配置；由外围配置芯片进行上电时自动配置。FPGA具有掉电信息丢失的性质，因此可以先将文件下载到缓存中，然后再将其烧录到配置芯片中，将文件下载到FPGA器件内部后进行实际器件的物理测试即为电路验证，当得到正确的验证结果后就证明了设计的正确性。

2.3 数字化双脉冲触发电路设计

要求实现一个相位随着参考电压移动的双脉冲信号：当参考电压在3.3V和8.7V之间变化时，双脉冲信号的相位随着参考电压的变化而变化。

本文选用Libero IDE v6.2软件进行程序输入和仿真，设计电路。主要设计步骤如下：

(1)前仿真

这一步对描述的电路进行仿真。首先，用WaveFormer Lite为这个设计产生一个激励，然后调用这个激励文件进行仿真。其输入波形如图5所示。

选择Simulate>Run>Run All进行仿真，选择Wave窗口的大小及最小单位，选择最佳的观察波形，其仿真波形如图6所示。

(2)反馈仿真

由于后仿真软件不支持延时系统，即不支持程序中的transport语句，这也是该程序不够完善的地方。在正常情况下，后仿真基本不可能错误，对此，进行两种设计方法的尝试：[p]

使用10个clk信号，利用它们的上升沿进行时间判断，先用4个clk信号判断时间合成双脉冲信号，然后在另外6个上升沿到达时输出该信号，但问题是只能以一个脉冲信号输入为准，不能同时输入一个以上的脉冲信号，输入多个脉冲系统不能进行正确的判断，前仿真都不能正确输出。

另外一种方法是构造一个从某一时间开始的双脉冲，然后在某一时刻调用该脉冲，遇到的难题是输入不能是时间信号，必须进行时间和脉冲信号之间的对应，用脉冲信号的上升沿或用几个脉冲信号的组合来对应时间，但对于这样一个连续的时间，目前还没有找到可以执行的方法进行二者之间的对应，关于对时间信号的编码及在处理过程中调用该编码还没有找到有效的处理方法。

最后布局布线和后仿真验证，事实上，完成了前仿真也就完成了80%以上的工作。

2.4 双脉冲触发电路的仿真实现

仿真结果如图7、图8、图9所示。