• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > PCB设计 > 新思科技VCS多核技术使验证速度提升两倍

新思科技VCS多核技术使验证速度提升两倍

录入:edatop.com    点击:

全球领先的半导体设计与制造的软件和知识产权(IP)供应商新思科技(Nasdaq:SNPS)今天发布了 VCS 功能验证解决方案中的多核技术,VCS 是同期发布的新思科技Discovery 验证平台的一个关键组成部分。VCS多核技术通过对多核CPU处理能力的驾驭,能够把验证性能提升两倍;这项新技术是通过将耗时的计算处理动态地分配至多个内核来突破芯片验证的瓶颈,从而提高验证的速度。VCS多核技术是将并行计算技术与业界领先的Native Testbench (NTB)编译器结合起来,满足大型设计验证工作的性能需求。这一性能的提升可以帮助验证团队很好地应对在日益复杂的设计中所面临的验证挑战,达到首次流片成功效果。

“我们从VCS的创新性优化中不断受益,”AMD公司专业验证中心总监Paul Tobin评价:“当我们的工程师们在设计中集成更多的内核、在设计的性能、功耗和虚拟化之间寻找最佳平衡点的时候,我们的验证团队正是依靠VCS多核技术拥有的高速验证能力来在基于四核AMD Opteron处理器的服务器上来验证这些复杂设计的。”

应用和设计并行性

采用SystemVerilog促使设计者能够利用更多更先进的设计技术,例如约束随机Testbench、断言和覆盖率分析等。新思科技引领着NTB优化工作,通过本征地(natively)编译上述技术,在单核芯片上性能能够提升5倍。采用新型多核技术,VCS解决方案把NTB优化应用到多核CPU上,并行处理整个验证环境,使性能达到最大化。这不仅包括testbench、断言、覆盖率和调试这些验证应用,还包括待测设计(DUT)。设计层面并行性(DLP) 让一个用户能够同时模拟一个核的多个实例(instance)、一个大型设计的多个部分、或者以上两者的结合。应用层面并行性(ALP)可以让设计者在多核上同时运行testbenches、断言、覆盖率和调试功能。DLP和ALP的结合优化了多核CPU上的VCS性能。

“新思科技一直致力于开发创新的优化技术,推动性能的提升。”新思科技高级副总裁兼验证部门总经理Manoj Gandhi表示,“VCS多核技术构建于非常成功的Roadrunner、 Radiant和Native Testbench优化技术,能够应对现代验证工作中快速增长的需求。这一新技术也为新思科技为多核计算平台提供更多创新奠定了一个坚实的基础。”

上市

VCS功能验证解决方案的多核技术目前已经进入Beta阶段,预期将于2009年第三季度进入产品版本。

射频工程师养成培训教程套装,助您快速成为一名优秀射频工程师...

天线设计工程师培训课程套装,资深专家授课,让天线设计不再难...

上一篇:PLD与AVR总线通信接口VHDL设计与实现
下一篇:VHDL实现PCM码解调程序模块设计

射频和天线工程师培训课程详情>>

  网站地图