印刷电路板设计布局指导原则（中）

三、PCB的布局原则

1、元件的放置

PCB设计布局之前应先注意将元件放置(placement)在适当的位置，一方面需考虑电路板外部接线端子的位置，另一方面也需考虑不同性质的电路应予以适当的区隔。低阶类比、高速数位以及噪音电路(继电器、高电流开关等等)应加以分隔以降低子系统间的藕合。当放置元件时，应同时考虑子系统电路间的内部电路绕线，特别是时序及震荡电路。为了去除EMI的潜在问题，应该系统化的检查元件放置与线路布局，返覆检视及修正布线一直到确定所有的EMI风险降低到最低为止，简而言之，事先的防范是将低EMI干扰问题的首要原则。图6说明不同性质电路的区隔概念。

图6.将PCB上不同性质的电路予以隔离

2、接地的布局

一个电子设备的设计关键即在于具有强韧的与可靠的电源系统，而接地布局尤为其中关键。事实上，接地可视为所有好的PCB设计的基础。大部分的EMI问题皆可藉由良好的接地来解决。

3、接地噪音的定义

降低地线噪音对系统影响的关键在于了解产生接地噪音的机制。接地噪音的主要关键在于所有的地线都有些微的阻抗，对所有的电路而言，电流都必须流经地线，那些有限的接地阻抗电就会在地线上产生压降，这些压降则会藕合到相关的电路而形成噪音。

由于传输线具有电感性(杂散电感)，因此线上的瞬间突波电流(surgecurrent)，将引发极大的脉冲电压。电感的端电压与其流过之电流有下列关系：

高频率数位系统当电晶体开关时曾产生突波电流；类比系统则在负载电流改变时产生瞬间的电流变化。举例来说，一个闸在"ON"而载有4mA的电流时，突然开关切到"OFF"且现在载有0.6mA的电流，假设开关时间为4msec，载有450mH的电感信号的导体，此时所产生的电压突波为：

如同稍早提到的，较快速的系统产生较快的上升时间；假设在一个产品生命周期中的下一个设计具更快速的时钟频率，如果新逻辑的上升时间是旧的两倍，则新设计的噪音也是旧的二倍强度。大部分的数位系统较类比系统具有更高的噪音免疫力。接地系统的低阶噪音会严重的影响类比系统低阶信号放大器的信号品质，噪音也会因共同阻抗而藕合到其它相关电路，图7说明在共同阻抗情况下的信号藕合传导方式。

图7.共同阻抗藕合

图7中两个信号汇合端的电压分别产生自类比与数位的子电路系统，由于共同阻抗Z3使得两者彼此分享产生的噪音，在系统接地点和汇合点之间，将产生一个偏移(offset)。在数位系统中，此偏移将成为是动态的噪音，且会影响到类比电路低阶信号的高频响应。

4、降低接地噪音

一个设计良好的接地系统其优点是课在不增加元件成本的前提下提高系同的电磁相容性。一个良好的接地系统的基本目标是降低流过接地阻抗的电流所产生的噪音电压。因此，设计接地系统时，一个基本的问题是，电流如何在系统中流动 静音和噪音的接地回路是否混杂在一起？

根据系统使用的电路类型与工作频率，设计具有低阻抗路的接地回路。大部分以为处理器为主的系统都含有高频数位逻辑与低阶类比电路，有些系统甚至具有易产生噪音的继电器和高电流开关。如同前面所提到的，这些电路应该予以区隔且接地回路不能混杂一起，相似的电路应该放置在一起。

高速数位电路必须对所有的回路提供低阻抗的线路；设计接地系统要尽可能包含很多的平行接地线路，这会减少接地回路的电感。此概念推至极至，即形成接地平面；虽然接地平面能最有效的降低接地噪音，但多层PCB将提高成本，因此必须整体考量，决定采行的方式。

如果接地平面不够经济，那就使用单点接地。单点或星状接地连结所有接地绕线到终端接地点，此法可降低系统间的共同阻抗。虽然由于空间的限制，使得此法在实际布线时可能造成困难，但降低共同阻抗则是设计的基本原则。

导体电感与其直径或宽度成反比但正比于其长度。减少电感要尽可能使用短和宽的绕线，以45度的绕线取代90度以减少传输反射。

我们应当记住电流最后终会流回源端，在某些电路板设计布局中，不适当的电路布局会形成一个种对电磁辐射极为敏感的大回路，并将噪音藕合到接地系统中。一般规则是尽可能减少接地回路(groundloop)的尺寸，图8为二层PCB单点接地系统的例子。图9是一个具有三种不同接地系统的印刷电路板地线布线配置，其中包含了较易产生噪音的电路(onboardswitchingpowersupply,relay,basedrive,high-currentswitchingdevices)、低阶类比信号处理电路(A/D,D/A,analogfilter)、高频数位电路(MCU,DSP,memory)，这三种不同性质电路的地线，应当分别拉线、彼此隔离，再以单点方式予以连接。

图8.单点接地的电源系统
 

图9.一个具有三种不同接地系统的印刷电路板地线布线配置
 

图10.印刷电路板的网状地线配置

5、电源线的布局与解藕

PCB的地线布局完成之后，接下来就是电源线的布局。若空间许可，电源线应与地线平行，但从实际观点而言，此点未必可行。电源线的噪音通常可藉由适当的电源滤波电容与解藕电容将之滤除，网状的地线(或接地平面)较网状的电源线更为重要，因此布局时，应优先考虑地线的布局，其次再考虑电源线的布局。以下说明一些电源线噪音抑制的方法[Ott,1988,pp.286-292]。

图11.电源线的瞬间突波电流(a)未加(b)加上解藕电容

6、电源线的噪音藕合

PCB上的逻辑闸开关时，在电源线上会产生暂态的脉冲电流，由于电源线多少具有微小的电感性，如图11(a)所示，因此在电源端产生噪音干扰。电源线的电感可藉由多层PCB(电源平面)来降低，或使用较慢的逻辑降低开关的速度，但前者将增加成本，而后者则降低了系统的性能。在使用双层PCB的前提下，电源线的噪音干扰可藉由解藕电容来降低。

PCB的解藕电容可分为两类，一类是置于IC旁的削尖电容(despikingcapacitor)，另一类则是置于电源端的大型解藕电容(bulkdecouplingcapacitor)。IC旁的削尖电容其特质为容量小、频宽高，目的在于提供IC开关时的瞬间脉冲电流。但这些电容也需补充瞬间所损失的电荷，这就必须藉由PCB电源输入端的大型解藕电容来补充电荷，其等效电路如图11(b)所示，放置的位置则如图10所示。

电源端的大型解藕电容其数值虽然不是非常关键，但至少应10倍于所有IC削尖电容的总和，也应放置于PCB的电源输入端。小的0.l F电容也可应用于电源端与之并联以去除高频噪音，这些电容应该尽量靠近电源端。通常15到20个逻辑IC即需一个大型解藕电容，若PCB上有较多的IC，则每15到20个逻辑IC附近就应适当的放置一个大型解藕电容。

对于以MCU为主的PCB来说，一个大型解藕电容(bulkdecouplingcapacitor)通常已足够。良好的解藕电容应具有较小的等效串连电感，坦电解电容(tantalumelectrolyticcapacitor)或金属化多碳电容(metalizedpolycarbonatecapacitor)都有较小的内部电感(internalinductance)，是适当的选择，但铝电解电容(aluminumelectrolyticcapacitor)的内部电感通常远高于前者，因此不适宜作为电源解藕电容。

图12.数位IC解藕电容的安置与布线