• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > PCB设计 > 简化的同步整流

简化的同步整流

录入:edatop.com    点击:

  同步整流的优点众所周知。功率FET的正向压降一般明显低于硅整流器的正向压降,甚至低于肖特基二极管的正向压降。

  对设计过同步整流器电路或正考虑这样做的人来说,问题也是显而易见的。除了定时问题以外,另一问题是栅极驱动电压随着输入及更加复杂的变压器设计而变化,更不消提知识产权问题,因为许多同步整流器设计已取得专利。

  本文讨论一种新颖的解决方案,采用一个自供电两端同步整流器器件。

  同步整流的趋势

  随着效率重要性的增加,采用同步整流器也越来越普遍。这是因为总线电压趋向接近1伏,而电流要求以反比增长。一个典型的硅整流器在其正向偏置模式中的压降约为1伏。同样地,一个肖特基二极管在其正向偏置模式中的压降约为0.5伏。同步整流器的正向压降取决于MOSFET的导通电阻和器件中的正向电流。基于同步整流器的电源转换器的正向压降范围普遍为50 mV到200 mV。

  对于3.3伏的输出电压,如果采用肖特基二极管,变压器的输出电压须为3.8伏,而如果采用正向压降为100 mV的同步整流器,则变压器的输出电压须为3.4伏。肖特基型整流器的效率为3.3 V/3.8 V,或86%,而同步整流器的效率为3.3 V /3.4 V,或97%。仅输出段的效率就提高了11%。通过前级减小的输出电源纹波,及减小其他元组件上的应力,包括变压器、电源开关和输入滤波器,以节约功率和成本。

  同步整流更加重要,因为各种经济体均采用环保政策,如美国能源之星(Energy Star)提议的新要求。能源之星计划为基于铭牌功率水平的电源提出特定最低能效要求。比如,任何额定值为51瓦或以上的电源效率必须至少为85%。对于较低的功率水平,可以用公式计算能源之星额定值的最小允许效率。

  许多设计人员,因其设计复杂或知识产权问题而不愿采用同步整流器。减轻设计工作后,同步整流可以与两端二极管一样简单。过去二十年在同步整流器电路方面作了许多工作,因此在各类实践应用中出现了许多专利。这对于电路设计人员是一个挑战,要么绕过现有的知识产权,要么就只能支付专利费。

  两端器件

  实现与两端整流器功能相当的器件,必须包括一个MOSFET,一个控制该器件以及内部偏置电源的非常快速且非常敏感的电路。这样的电路如图1所示。

  与同步整流器一样,功率MOSFET工作在第三象限。比较器检测MOSFET上的电压,当体二极管正向偏置时,比较器导通MOSFET。这部分电路面对的挑战是让比较器随着小的过载信号快速开关,并且以大驱动电流快速开关MOSFET。


图1  自供电同步整流器的简化电路图

  稳压器模块由一个电流源和比较器组成,根据内部电容上的电压启动或关闭电流源。必须快速对电容充电,以便在窄占空比工作模式中,如在电流限制或启动时,将电容充电至5伏,为MOSFET提供最大的栅极驱动。

  比较器输入端有一个具稳定作用的小偏置电压。如果偏置电压要改变极性,在轻载工作模式,此时比较器将看到体二极管的正向压降,同时导电开始并且导通MOSFET。在轻载工作模式中,正向电流将足够低,以使FET电阻上的正向压降低于偏置电压。在这种情况下,器件将回退并再次检测体二极管上的压降。这样会产生振荡。

  这种方案的优点在于使电路设计人员轻松实现同步整流器。另一个优点在于开关速度一致,因为栅极驱动电压恒定。在分立同步整流器设计中,栅极一般由变压器线圈驱动。因此,栅极上的电压随输入电压而变化。栅极电压越高,关断时的延迟时间越久,因为栅极电容必须比低线时在更大的电压范围内放电。

  例如,如果MOSFET的栅极导通电压为2.5伏,栅极驱动为5伏,那么驱动器必须放电栅极2.5伏才能开始其关断过程。在高线时,栅极电压可以高达20伏,要求驱动器在关断过程开始之前必须放电栅极12.5伏。所以开始关断MOSFET所需的放电就是五倍,产生的定时差别就是几十纳秒。

  内部稳压电源的另一个优点在于它用在谐振转换器时。因为谐振转换器中波形的dv/dt相对较小,所以直接用变压器线圈驱动MOSFET是不可行的。通过在几十纳秒中提供快速方波栅极驱动让此电路克服了这个问题,而与转换器的电压波形无关,因此解决了谐振转换器的一个主要问题。

  适用于此设计的两种应用是之前讨论过的谐振转换器和非连续反激转换器。采用这种器件已经建造了几种非连续反激转换器,而且与肖特基型整流器相比,效率提高了2%到10%。效率提高的优势体现在几个方面。散热器减小了,成本降低了,空间和重量减小了。不仅是整流器,还有电源开关和变压器的内部温度也降低了,从而提高了系统的可靠性。

  用非连续模式反激转换器对这一器件进行测试。它设计工作在36到72 Vdc的标准电信输入范围内。根据此器件的初始测试,测量到效率明显地提高。以肖特基二极管(MBRB4030),然后以BERS(NIS6111)同步整流器进行效率测试。功率FET的温度也明显降低,因为电路中同步整流器产生的功率也下降了。图2所示  5安培负载条件下,FET温度下降了20℃到40℃。从而能节约散热器并提高可靠性。

  设计考虑

  采用这类器件需要理解几方面的设计考虑。最重要的考虑之一是需要足够的反向电压保持控制电路工作。如图1所示,稳压输入使芯片的偏置电源对内部电容充电。此输入工作在完全栅极驱动的反向电压要求为6.5到28伏。电容充电时间大约为200 ns,所以不需要长脉冲。在许多情况下,稳压输入引脚可以与阴极引脚直接连接,以得到真正的两端工作。如果阴极没有足够的电压,此引脚可以连接到变压器上的一个插头。输出电压非常低时会发生此类情况,此时电压范围在3伏以下,实例如图2所示。


图2  肖特基与BERS的电源转换器效率比较


图3.  低输出电压转换器原理图中的升压线圈

  器件在下降栅极驱动工作,稳压输入电压为5.2伏。在电容上保持足够的电压,使FET导电,是非常重要,这样主电流就不会流过体二极管,因为这将显著提高器件的功耗。必须对所有情况下的电路进行分析,包括输出电容上无电压的启动和短路时。在这些情况下,稳压输入引脚上的电压完全来自变压器线圈,因此匝数比必须作相应设计。例如,如果低线输入电压为36伏,最大匝数比应为36/5.2或6.9:1。虽然稍小的匝数比在这些时段将提高栅极驱动,但这能确保器件在导通情况下工作。

  如前所述,比较器上有一个小偏置电压,以确保器件在轻载时的稳定性。因为偏置的极性,关断整流器需要一些反向电流。FET电阻最大值为5毫欧,最大偏置电压为5 mV,所以所需的最大反向电流为5 mV/5mW,或1安培。这是器件的限制,限制其在一些电路中使用,如正向转换器中的上部整流器。在“二极管”反向偏置的情况下,如果变压器重置而且在许多应用中可能没有1安培电流,造成芯核重置问题。

  再参考图1,芯片的各个引脚上都有功率FET的栅极、漏极和源极。这样就使它可以连接外部FET,以降低损耗。其他FET在减小等效“二极管”导通阻抗的同时,也可以稍微增加开关时间,也提高了关闭器件所需的反向电流。反向电流是偏置电压与等效导通电阻的商,所以额外的并联FET将所需的反向电流提高一倍。

  和其他电子器件一样,最大额定值必须符合器件的热工作。

  结语

  因为微处理器总线电源的趋势是电压越来越低,电流越来越大,所以同步整流器在电源转换中越来越重要。因为栅极驱动电平的变化,以及谐振转换器特有的问题,所以电流驱动电路存在一定的限制。带稳压内部电源电压的自驱动FET可以解决这些问题,并且简化了电源工程师的设计工作。

射频工程师养成培训教程套装,助您快速成为一名优秀射频工程师...

天线设计工程师培训课程套装,资深专家授课,让天线设计不再难...

上一篇:有毒有害物质的危害
下一篇:无铅转移与过渡技术

射频和天线工程师培训课程详情>>

  网站地图