高速PCB线路串扰初探

1、引言
    串扰可以定义为来自邻近信号对某个信号通路的干扰。其耦合通路是以互容和互感为特征的。在高速PCB线路中串扰会改变系统总线的传输性能，串扰会将噪声感应耦合到其他的传输线上，会降低信号的完整性，导致噪声容限变小，过大的串扰会引电路的误触发，导致系统无法正常工作。随着信号频率变高，信号上升、下降时间减小，PCB尺寸变小，布线密度加大等，都使串扰越来越成为一个值得注意的问题。

2、串扰产生原理
    高速PCB线路之间的串扰既可以是由互电感产生的磁场耦合引起的，也可以是由互电容产生的电场耦合引起的。图1是两种耦合传输线串扰的模型，这里定义两个概念：近端串扰和远端串扰，近端串扰是指在被干扰线上靠近干扰线驱动器的串扰，远端串扰是指被干扰线上靠近干扰线接收端的串扰。
 
    感性耦合是由于干扰源上的电流变化产生的磁场在被干扰对象上引起感应电压从而导致的干扰。图1中线路ab上传输信号的磁场在线路cd上感应出电压，可以把干扰线看作变压器的一次侧，把被干扰线看作变压器的二次侧，被干扰线产生的电流在近端负载电阻和远端负载电阻中流动。由互感耦合引起的各点波形如图2(a)所示，图2中Tp为传输线的延迟时间，Tr为驱动信号的上升时间。由图2(a)可知远端耦合产生一个负脉冲，其脉冲宽度为Tr，近端耦合存2TP时间展开，其幅度不变，但它们耦合串扰的总面积相等。串扰耦合总面积大小与LM(dIs/dt)、耦合长度成正比。
 
    容性耦合是由于干扰源上的电压变化在被干扰对象上引起感应电流从而导致的干扰。由互容耦合引起的各点波形如图2(b)所示，与互感耦合不同的地方是远端耦合为正脉冲。其耦合串扰面积大小与CM[(dv/dt)、耦合长度成正比。
    感性与容性共同耦合的串扰，实质是两种耦合串扰叠加的结果。由图2可知，电感耦合和电容耦合串扰都试图在近端d加强它们的效果(它们在d点的极性相同)，而在远端c试图抵消彼此的效果(它们在c点的极性相反)。近端串扰脉冲的幅度大小是常数，而脉冲宽度由耦合区域表示的传播时间Tp的2倍。远端脉冲的宽度大约为干扰线上脉冲的上升时间Tr，幅度大小随着耦合长度的增大而加大。正常条件下，在一个完整平面上，感性和容性的串扰电压大小基本相等，在PCB线路中带状线电路具有很好的感性和容性耦合平衡性，其远端串扰小；对于微带线路，与串扰相关的电场大部分穿过空气，而不是其他的绝缘材料，因此容性串扰比感性串小，导致其远端耦合是一个负数。如果串扰是主要面对的问题，那么就把所有的敏感走线都布置成带状线。
    由传输线理论可知，若PCB走线有恒定的特征阻抗Z0，如果它的终端阻抗匹配，就不会在这终端造成反射，但是终端阻抗不匹配就会造成反射。电压反射系数为
 
其中RL是终端负载电阻。由式1可知，若RL=Z0，ρ=0，若终端开路(RL= ∞)，ρ=1，若终端短路(RL=0)，ρ=-1。在图1中若近端终端电阻不匹配，会使近端串扰在远端造成反射。为了消除近端串扰反射到远端，可以通过在近端接入正确的终端匹配电阻，使ρ=0，消除反射。

3、串扰仿真
    为了理解和研究串扰，寻找减小串扰的方法，使用Mentor Graphics公司的HyperLynx的LineSim仿真工具对串扰进行仿真。
3.1 微带线模型
    微带线模型参数设置如下：走线宽度为6 mil，间距为4 mil ，走线距下方参考平面的高度是10 mil，相对介电系数为4.3，驱动器为“CMOS 3.3V FAST”，微带线的长度为55in。完成设置后，HyperLynx计算出微带线的特征阻抗Z0为81.7ohms，传输延迟Tp为8.079ns。建立的仿真模型如图3所示，仿真结果如图4所示。
 
 
    仿真结果分析如下：图4中A0是驱动信号波形，这个波形从0V上升到3.3V用了1ns时间。B0是干扰线远端也就是8.079ns延迟之后的波形。A1是被干扰线近端10Mohms终端电阻的波形，并在此处反射，它的宽度大约为16nS，也即是传输延迟Tp的2倍。
    B1是远端串扰波形，其中负脉冲部分是互容互感串扰叠加的结果，负脉冲之后的部分是近端反射到远端的结果，其大小为A1点串扰的一半，这是由于81.7ohms传输线与81.7ohms远端匹配电阻构成分压器所起怍用的结果。

3.2 用终端匹配微带线
    参数设置与微带线模型相同，只是被干扰线近端终端匹配电阻由原来的10M ohms改为81.7ohms，建立的仿真模型如图5所示。由于传输线电阻与终端电阻匹配，从前面的分析可知近端串扰不会在远端造成反射，仿真波形如图6所示，从图6中可以看B1点负脉冲之后没有了近端的反射串扰，大大改善了远端的总串扰。
 
 
3.3 带状线模型
    使有带状线仿真，这里使用的走线尺寸与微带线模型相同，建立的仿真模型如图7所示。由于走线处于带状线中，所以走线的一些性质发生了变化，特征阻抗Z0变为64 ohms，传输延迟Tp变为9.663ns。从仿真结果图8中可以看出B1没有负脉冲，只剩下近端的反射串扰，也就是说在带状线环境中，串扰的容性成分与感性的成分一样大而方向相反，它们相互抵消。
 
 
3.4 改变耦合长度、走线到参考平面层高度
    改变耦合长度，仿真模型采用图3中的模型，图9中a、b、c曲线分别为传输线长度为27.5in、55in、110in的远端串扰，从图9中看出随着耦合长度的增加，负脉冲的幅度也不断增加，但是脉冲宽度不变，等于信号的上升时间Tr。近端串扰脉冲的幅度不变，但是脉冲宽度随着耦合区域的长度增大而增大。在图3所示的仿真模型中改变走线到参考平面层高度为5mil，图10中a1、b1为原来间距到参考平面层高度为10mil的串扰，A1、B1为改变高度后的串扰，从图10可知减少间距到参考平面层的高度，可以减少串扰。
 
 

4、结束语
    串扰在高速PCB线路设计中是一个不可忽视的问题，正越来越来受到关注。通过对串扰产生原理及特点的分析，可知采取走线布置在带状线环境中，利用近端阻抗匹配，缩短传输线的耦合长度，减少走线到参考平面层的高度等方法可以减小串扰。此外还有学者提出走防护线减小串扰的方法，但这种方法在高速PCB设计中还存在较大的争议。