关于差分线传输

想请教各位，差分线传输要求要紧密耦合，那会不会引起串扰呢？
会引起串扰的，所以差分对一定要进行匹配，
耦合的越紧，对匹配的要求越大。
在做到良好的匹配的同时，耦合的越紧密，它们对外界的抗干扰越强
因为外界干扰对它们的影响是同时的，而差分对关注的是两个信号的差别，所以对外界的共模噪声免疫。

串扰是当信号发生跳变的时候由于线间的耦合电容耦合过来的，那差分对的匹配是什么原理来消除串扰？具体说明有吗？
匹配是通过消除反射来减小串扰的影响，但不是消除串扰
差分对之间既然存在电容和电感的耦合，那么理论上也存在串扰，
前向串扰和后向串扰的反射是接受端受到的主要影响，前向串扰由于容性和感性耦合的极性相反，能大部分抵消（差分线之间容性耦合较大），而后向串扰的反射到匹配的终端之后没有全反射叠加，其幅度也是很小的。对于具体的相互影响和制约关系，我也在思考中，请大家一起讨论

但“前向串扰由于容性和感性耦合的极性相反，能大部分抵消”我不大理解，能画个示意图吗？
另外，在长距离差分线传输中，比如485，422 等，参考设计在接收端
跨接120 欧姆的电阻，是差分线匹配而消除反射的做法吗？
那个120 欧姆就是差分匹配电阻，这是一种简化的差分匹配形式

对差分对是否一定要耦合的问题，争论比较多，许多专家对此意见也不完全相同。
差分对耦合的主要目的是增强对外界的抗干扰能力和抑止EMI。
如果能保证周围所有的走线离差分对较远（比如远远大于3 倍的线宽），那么差分走线可以不用保证紧密的耦合，最关键的是保证走线长度相等即可。（可以参见Johnson 的信号完整性网站上的关于差分走线的阐述，他就要求他的layout 工程师将差分线离得较远，这样可以方面绕线）。只是目前大多数多层高速的PCB 板走线空间很紧密，根本无法将差分走线和其它走线隔离开来，所以这时候保持紧密的耦合以增加抗干扰能力是应该的。

在高速的（10G 以上）芯片封装基板的设计中，较为流行的一种做法就是将两根差分线之间及外部都用铺铜区隔离，这样差分对之间没有任何耦合，这样的做法可以满足严格的单根走线阻抗50 欧姆，差分阻抗100 欧姆的要求，在高频下能得到较低的损耗（S11 回损和S21 差损参数）。
我觉得差分对不是一定要耦合的

差分可以不考虑串扰的,因为他们的串扰结果在最后的接受时会抵消.另外,差分要平衡走线,平行只是平衡的一部分而已.

我觉得差分对的耦合还是应该要的，对于单线匹配，虽然理论上很成熟，但是实际PCB 的线路还是有5％左右的误差（一份材料上的，我没自己做过）。另一方面，差分线可以看作一个自回路系统，或者说它的两根信号线上的信号是相关的。耦合过松，可能会引起不同来自别处的干扰，而对于有些接口电路来说，差分对的等长正是控制线路延迟的重要因素。所以，我觉得还是应该将差分线紧耦合的。

对于目前大多数高速PCB 板来说，保持很好的耦合是有利的
但是希望大家不要误认为耦合是差分对的必要条件，这样有的时候反而限制了设计的思路。
做高速设计或分析的时候，不光要知道大多数人是怎么做的，更要了解别人为什么这样做，然后在别人的经验基础上进行理解和改进，不断锻炼自己创造性思维能力

匹配是需要的，但匹配原因不是反射，而是降低串绕干扰程度，如果降低和采用匹配方式有关，如果串电阻，则没有效果，但如果采用接地或者接电源的端接匹配方式，则由于因为两条线的线阻抗降低而使串绕降低...（大家都知道，搞阻抗的线容易接受外界的信号干扰，因为比较容易吸收）
大家可以做个实验，把差分的线割断，然后用飞线连。
如果两根是分开的话，会出现信号的不稳定。
表现就是端口的信号时有时没有。
但是用两根并在一起的线飞的话信号就稳定了。
这是原来做的一个实验，仅供参考

如果把他放在一个屏蔽的地方的话，可能结果又会不同。

为了保证信号传输更可靠，设计中两个板子间每一个信号采用双点双线连接，也就是一对信号四根线，这样用会出问题，接受端不能正常的接受结出正确的信号。只有差份信号会有这种问题，ttl 电平不会有这种问题。怎么解释？
1.我认为所谓差分线的紧密耦合也并不是说靠得越近越好，太近了也没什么用，因为差分传输也和地有关。
2，fenix 提到的向前和向后串扰大致是这样的。向前串扰分为容性和感性，这两者阻抗分别为1/jwc 和jwl，相位正好是相反的，到达终点时间相同，大小也差不多，所以可以认为抵消。向后串扰要持续2Tpcb，无法抵消。可以考虑在终端用电阻吸收掉

差分信号本身不要求单线阻抗，因为只要＋，和－信号是对称的，都可以在终端抵消由于单线阻抗不匹配引起的信号完整性问题，但是不控制单线阻抗，会干扰周边的别的信号，同样如果周边信号的EMI 干扰很小，根本不必考虑平行走线，而只关心俩信号线长度基本相同，飞线无所谓。紧密耦合走线，只是为了让周边信号对俩信号的共模干扰基本相同，而达到较高的共模抑制性能。