PCB电路设计之静电放电电流产生的场效应设计指南

尽管PCB的设计会对以下三种效应都产生影响，但是主要是对第三种效应产生影响。下面的讨论将针对第三条所述的问题给出设计指南。

1、静电放电之前静电场的效应

2、放电产生的电荷注入效应

3、静电放电电流产生的场效应

下面将详细阐述通过以下方法的解决问题的六条实践法则及其原因所在。

1、增加距离以减小耦合

2、降低源和/或接收电路的天线效果以减小耦合

3、将接收天线与发射天线垂直放置以减小耦合

4、在接收天线与发射天线之间加屏蔽

5、采用一致的、低阻抗参考平面（如同多层PCB板所提供的）耦合信号，使它们保持共模方式。

一、保持环路面积最小

任意一个PCB的电路回路中有变化的磁通量穿过时，将会在环路内感应出电流。电流的大小与磁通量成正比。较小的环路中通过的磁通量也较少，因此感应出的电流也较小， 这就说明环路面积必须最小。应用这一经验的困难之处是如何找到环路。

可采取下列步骤来减小环路面积：

1、电源线与地线应紧靠在一起以减小电源和地间的环路面积。

2、多条电源及地线应连接成网格状。

3、并联的导线必须紧紧地放在一起，最好仅使用一条粗导线。

4、信号线应与地线应紧挨着放在一起。在每根信号线的旁边安排一条地线。

5、不过，这也许会产生很多平行地线。为了避免这个问题，可采用地平面或地线网格，而不采用单条地线。

6、特别敏感的器件之间的较长的电源线或信号线应每隔一定间隔与地线的位置对调一下。对调的含义是将一根导线从上移到下面，或从左边移到右边，另一根导线则做相反的调整。

7、在电源线与地线间安装高频旁路电容。因为在静电放电较低的频率段，旁路电容的阻抗较低，在这些频率处，旁路电容能有效减小电源与地间的环路面积。然而，在静电放电较高的频率段，由于寄生电感的影响，即使是高频电容，其作用也很有限。

二、使导线长度尽量短

天线要具有较高的效率，其长度必须是波长很大的一部分。这就是说，较长的导线将有利于接收静电放电脉冲产生的更多的频率成份；而较短的导线只能接收较少的频率成分。因此，短导线从静电放电产生的电磁场中接收并馈入电路的能量较少。

使导线尽可能短是一个比是环路面积尽量小更容易实现的措施。因为它不象信号环路那样不容易识别，环路面积的尽可能小不可能立即看到，而导线的长短则是很显然的。有关设计步骤如下：

使所有元件紧靠在一起，PCB设计人员不应将元件过于分散而占用更多的面积；

在相关的元件组，相互之间具有很多互连线的元件应彼此靠得很近。例如，I/O器件是与I/O连接器尽量靠得近些；

如有可能的话，从线路板的中心馈送电源或信号，而不要从线路板边缘馈送，中间的馈送信号使大多数元件的连线最短。当线路板为正方形时，这样做的效果最明显，当线路板狭长时，效果则不很明显。但只要可能，还是应该尽量这样做。

前面提出的PCB设计规则主要针对静电放电电流产生的场效应。但值得注意的是，前面介绍的降低天线效率的方法，这也有助于防止共模噪声转化成会带来更大麻烦 的差模噪声，这在本章开始列出的一般性方法的第9条中已提及过。之所以有这样的效果，是因为前述的各种步骤都有助于减小各种PCB回路的阻抗差异。

三、尽可能在PCB上使用完整的地线面（建议采用多层板）

前面已提到过，地线面有助于减小环路面积，同时也降低了接收天线的效率。地线面作为一个重要的电荷源，可抵消静电放电源上的电荷，这有利于减小静电场带来的问题。

PCB地线面也可作为其对面信号线的屏蔽体（当然，地线面的开口越大，其屏蔽效能就越低）。另外，如果发生放电，由于PCB板的地平面很大，电荷很 容易注入到地线面中，而不是进入到信号线中。

这样将有利于对元件进行保护，因为在引起元件损坏前，电荷可以泄放掉。（然而，即使泄放到地的电荷也可能损坏器件，应采取措施加以避免）

四、加强电源线和地线之间的电容耦合

电源线与地线间的耦合通过两种方式来实现，这在前面已经提到过。

1、使电源线与地线靠得很近，或采用多层PCB板。这将在电源线和地线间产生更多的寄生电容。

2、在电源线与地线之间接入高频旁路电容（电容组合方式可适用于静电放电频率较低和较高的场合）。电源线与地线间的耦合将有助于减小电荷注入问题。两个物体之间由各个物体上电荷量的差异造成的电压取决于两者（V=Q/C）间的电容。

如果X库仑的电荷注入到电源线中，就会在电源线和地线间产生Y伏的电压。如果电 源线与地线间的电容增加一倍，X库仑的电荷将仅仅产生Y/2伏的电压。当然，这个较小的电压造成损坏的可能性也相应减小。

五、隔离电子元件与静电放电电荷源

在静电放电效应的讨论中，曾指出注入到电子仪器中的电荷可通过隔离来解决。对于PCB设计，这主要指将电子仪器与可能的电荷源隔离开，也与连接器端口或感应电流趋于集中的信号线相隔离。可采取以下两个步骤来进行隔离：

1、使电子元件与PCB走线远离会暴露在静电放电中的PCB部分（例如，操作人员可直接触摸到的地方）。

2、使电子元件和PCB走线远离会暴露在静电放电中的任意一个金属物体（包括螺钉、机架、连接器外壳等）。后一个要求小于下面的设计规则相关联。

五、PCB上的机壳地线的阻抗要低，隔离要好

尽管PCB轨线上的阻焊层有利于隔离PCB走线，但阻焊层可能会导致插针孔发生电弧。

1、隔离机壳地线的最好方法是使之远离电子仪器。另外，如果机壳地线的阻抗很低，静电放电电流易于通过，就不会发生电弧。当然，如此迅速的电荷泄放会产生更强的场，但这比电荷通过电弧直接注入到电路中好得多。

2、机壳地线的长度不能超过其宽度的四或五倍。比这个比例更宽的地线仅能使其阻抗（电感）稍微减小，但是更窄的地线却会使其阻抗大幅度增加。这个长宽比例意味着机壳地线必须很短才行，否则当地线增长时，其宽度要很宽。

设计规则的优先级：

至此，关于防止静电放电危害的PCB设计技术的讨论已告一段落。当然，有些时候，这些规则不能全部满足。这时，必须有意识地对一些东西进行取舍。本章开始部分提出三类潜在的静电放电危害可用于确定处理静电放电问题的一般顺序。通常是采用以下顺序来进行考虑：

1、防止电荷注入到系统电路，因为这会造成损坏电路。

2、防止静电放电电流产生的场带来的问题。

3、防止静电场。

所幸的是，这些规则的大部分都是兼容的，在典型的PCB设计中，所有的问题都可以得到很好的解决。