高速 PCB 培训手记1

1.引言
        人类工具发明的历史，就是自身解放的历史。面对享誉全球的 Cadence 公司的 Allegro SPB PCB软件，你不得不发出这样的感慨。当人类对电子类消费产品的需求进一步朝高集成度、高速度、超小型化发展时，芯片的工作频率以摩尔定律增加，而其尺寸反而越来越小，这势必要求更高密度、更高速度的 PCB 板。而高密度、高速度的布线则带来了诸如反射、串绕、EMI等一系列的信号完整性（SI）问题，如果不抑制这些高速问题则可能使原理无误的电路板无法正常工作或达不到预定的工作能力。于是，信号完整性分析与设计成为了最重要的高速 PCB 板级和系统级分析与设计手段，在硬件电路设计中扮演着越来越重要的作用，它是整个系统是否成功的最后一个关键。国外对 PCB的 SI较早就十分关注，伟大的美国工程师以它们敏捷的思维、深厚的数学功底、崇高的敬业精神将似乎无法把握的纷繁芜杂的 SI 问题抽象成系统的数学公式，使之成为一套完整的理论，并贡献了三本伟大的书，它们是 Howard W.Johnson的《High-Speed Digital Design–A Handbook of Black Magic》、Stephen H.Hall 的《High-Speed Digital System Design》和 BrianYang 的《Digital Signal Integrity》，这三本被业界誉为经典的 PCB 圣经必然和它们的作者一样，在人类的 IT 发展史上留下光辉一笔。而Cadence 的 SPB 系列软件则建立在这些完整的理论体系上，它细致严谨的原理图设计工具、灵活自如的 PCB 布线器、完整可靠的 SI仿真分析功能将 PCB 工程师从繁重的劳动中解放了出来，与同类软件（protel、powerpcb 等）相比，它绝对能以更短的开发周期完成更高质量的 PCB 设计。

        当我使用 Cadence 公司的 SPB 软件，一次次被它散射出的智慧光芒所折服，正如在研读《High-Speed Digital Design–A Handbook of Black Magic》时被作者深邃的知识所折服一样。SPB 软件完整而庞大，蕴含着一套完整的设计理论，学习和使用它无疑是一个相当艰难的过程，但是技术人员天性对技术的崇拜和渴求使得这种学习过程也成为一种享受，于是乎，痛并快乐着。可叹我伟大的祖国，何时才能在科技领域剑指乾坤，傲视群雄？可叹我智慧的中国人，充满科研的智慧，却没有创造出智慧的科研！

2.原理图
        传说中的 Capture，Cadence 收购自orCAD，作为本次培训讲授的原理图设计软件。为什么选择培训它而不选择 Cadence 自身研发的 Design Entry HDL，Cadence 是聪明的。Capture本身拥有庞大的用户群体，其设计思路和低端的 protel 等又十分相似，学员能更快上手。与 protel 相比，Capture的优势是明显的，它具备如下特点：
1)  快速的器件建库能力，严谨的器件参数设置
       如图 1 所示，在建立 part 时，需要指定 Part Reference、PCB Footprint 和指定其 part 分成几个部分（是同构还是异构）。也需指定其类型（即 class，如图 2），类型分为 IO、IC 和分离元件，这里的 class 设置会映射到 PCB 仿真时指定不同类型的 model。  
 
图 1  建立 part
  
图 2 part 参数设置
    part 的 pin 也需指定形状(shape)和电气类型，如图 3 所示。
   
图 3  指定 pin 的形状和电气类型
       反观 protel，它没有这样严谨的参数设置，所以 protel 绘制的工程转化到 Cadence 工具中后，器件类型全为 IC。
       在用 Capture 建立 part 时，可以一次添加一组 pin，点击 即可。
       在国际互联网上，可以下载到许多器件的库文件。一些大型的企业则分门别类地将器件库存放在特定的服务器上，由专人管理。
2)绘图灵活方便
       当 part 已经建立并放置在某在原理图后，若需修改该 part，无需修改库文件本身，只需要在原理图的该器件上点击右键选择 Edit Part（如图 4）。 
  
图 4  在原理图上直接编辑 part
修改完此 part 后，可以选择只 update 目前的器件或者 update 所有的器件（如图 5）。 
 
图 5  选择更新目标
        在 Capture 中，可以直接 copy 某张原理图到本工程的其它位置或者其它工程，器件编号的排序会在器件放入时自动增加。
        Capture 是与 Cadence 的 PCB 布线工具紧密联系的，可以在原理图中指定某一器件在 PCB图里被选中，也可以在 PCB 中指定某一器件在原理图中被选中。另外，还可以在 PCB 中对器件按照 PCB 板上的摆放位置重新排序后将序号反标回原理图中。

3.PCB
       Allegro，令人惊奇的布线器，本次培训讲授的 PCB 设计软件，几乎可以用“神速”来形容。
       Cadence公司的资深工程师孙皖平曾经在一次吃饭时不经意间提起用Allegro两天内可以布完一个 PCB 板，我抱以不信任，而这种粗浅的怀疑很快就被事实击地粉碎。当我这个 PCB 水货用不到一周时间布完了用 protel 四十天布完的 PCB后，我知道两天布完一个普通的 PCB板绝不是神话。如果是神话，那么，Cadence 创造了神话。而神话，总是被创造。今日，新兴的信息技术渗透入世界的每个角落，在百年前的人类看来，这何尝不是一个神话的世界？当神话般的科技被一次次创造的时候，又有更多的科技神话等待着人类去创造，中国人，需要有勇于创造神话的气慨。
1)  总线布线
      在 Allegro，选择一组网络为总线，则可以一次布一组线，如图 6 所示。 
  
图 6  总线布线
2)  自动推挤
        有一件事令天下 PCB 工程师烦恼，那就是先前的线布好后，需要布后面的线时发现先前的线与当前的走线靠得太近，当前的走线无法通过 DRC 检查。这时，不得不删除先前的线，把先前的线和当前的线布密一些，都挤下。有了 Allegro，再也不需要费劲的删除和重绘。在 Allegro 中直接布当前走线的同时，先前的线会自动挤开，如图 7 所示。 
 
图 7 自动推挤
3)  消耗很小的系统资源
       protel 的慢是人所共知的，因为其消耗太多的系统资源，在 protel 的布线过程中，时时蕴藏着死机的危险。面对 Allegro 这个功能如此强大的布线器，必会以为其布线过程反应很慢。恰恰相反，用Allegro 布线基本不需要停滞和等待。Cadence 里一群可爱的美国鬼子把图形学和数据库技术玩到了巅峰水平。
4)  规则驱动的布线
       规则驱动的布线，即布线在一组规则的监控之下，规规矩矩地走线。高速 PCB 设计规则通常分两种：物理规则和电气规则。所谓物理规则是指设计工程师指定基于物理尺寸的某些设计规则，比如线宽为 4Mil，线与线之间的间距为 4Mil，平行走线长度为 4Mil 等。
      而电气规则是指有关电特性或者电性能方面的设计规则，如布线延时控制在 1ns 到 2ns 之间，某一个 PCB 线上的串扰总量小于 70mV等等。
      低端的布线器几乎只能基于物理规则布线，也就是说这些布线器只能够自动满足设计工程师指定的物理尺寸方面的要求，而并不能够直接受高速电气规则所驱动。Allegro 则可以支持电气规则驱动布线，电气规则驱动的高速布线器对于确保高速设计信号完整性来说非常重要，设计工程师总是最先得到电气规则而且设计规范也是电气规则，换句话说我们的设计最终必须满足的是电气规则而不是物理规则，最终的物理设计实现满足设计的电气规则要求才是最本质的。

4.SI
       通常认为如果数字逻辑电路的频率达到或者超过 45MHZ~50MHZ，而且工作在这个频率之上的电路已经占到了整个电子系统一定的份量（比如说１／３），就称为高速电路。
       实际上，信号边沿的谐波频率比信号本身的频率高，是信号快速变化的上升沿与下降沿（或称信号的跳变）引发了信号传输的非预期结果。因此，通常约定如果线传播延时大于 1/2 数字信号驱动端的上升时间，则认为此类信号是高速信号并产生传输线效应。 
      信号的传递发生在信号状态改变的瞬间，如上升或下降时间。信号从驱动端到接收端经过一段固定的时间，如果传输时间小于 1/2 的上升或下降时间，那么来自接收端的反射信号将在信号改变状态之前到达驱动端。反之，反射信号将在信号改变状态之后到达驱动端。如果反射信号很强，叠加的波形就有可能会改变逻辑状态。
      由高速信号所导致的 SI 问题主要有：
传输线效应
       PCB 板上的走线可等效为图 8 所示的 RLC 电路的多次连接。串联电阻的典型值为 0.25-0.55 ohms/foot。将寄生电阻、电容和电感加到实际的 PCB 连线中之后，连线上的最终阻抗称为特征阻抗Zo。线径越宽，距电源/地越近，或隔离层的介电常数越高，特征阻抗就越小。如果传输线和接收端的阻抗不匹配，那么输出的电流信号和信号最终的稳定状态将不同，这就引起信号在接收端产生反射，这个反射信号将传回信号发射端并再次反射回来。随着能量的减弱反射信号的幅度将减小，直到信号的电压和电流达到稳定。这种效应被称为振荡，信号的振荡在信号的上升沿和下降沿经常可以看到。 
 
图 8  传输线
串扰
        信号之间由于电磁场的相互耦合而产生的不期望的噪声电压信号称为信号串扰。串扰超出一定的值将可能引发电路误动作从而导致系统无法正常工作。信号线距离地线越近，线间距越大，产生的串扰信号越小。异步信号和时钟信号更容易产生串扰。因此解决串扰的方法是移开发生串扰的信号或屏蔽被严重干扰的信号。
电磁干扰 
       EMI(Electro-Magnetic Interference)即电磁干扰，产生的问题包含过量的电磁辐射及对电磁辐射的敏感性两方面。EMI 表现为当数字系统加电运行时，会对周围环境辐射电磁波，从而干扰周围环境中电子设备的正常工作。它产生的主要原因是电路工作频率太高以及布局布线不合理。PCB 是产生EMI 的源头，所以 PCB 设计直接关系到电子产品的电磁兼容性(EMC)。如果在高速 PCB 设计中对EMC/EMI 予以重视，将有助缩短产品研发周期加快产品上市时间。EMC 的三要素为辐射源，传播途径和受害体。传播途径分为空间辐射传播和电缆传导。所以要抑制谐波，首先看看它传播的途径。
       电源去耦是解决传导方式传播，此外，必要的匹配和屏蔽也是需要的。业界资深工程师李宝龙认为，滤波是解决 EMC 通过传导途径辐射的一个好办法，除此之外，还可以从干扰源和受害体方面入手考虑。干扰源方面，如果存在反射或 Overshoot、undershoot 或 ringing，可以考虑匹配；另外尽量避免做 50％占空比的信号，因为这种信号没有偶次谐波，高频分量更多。受害体方面，可以考虑包地等措施。