• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > PCB设计 > 消除PCB布局的噪声问题需注意哪些

消除PCB布局的噪声问题需注意哪些

录入:edatop.com    点击:

所有电子元件、导线等,只要有电流通过,都会产生噪声。而噪声问题同样是每位PCB电路板设计师都会遇到的问题。为了解决噪声问题,往往要花费数小时的时间进行实验室测试,以便找出原因,但最终却发现,噪声是由开关电源的PCB布局不当而引起的。

在开关转换器设计中,高电流路径和低电流路径彼此非常靠近。交流路径携带有尖峰和噪声,高直流路径会产生相当大的压降,低电流路径往往对噪声很敏感。同时,低值、低幅度信号路径,如补偿和反馈器件等,对噪声很敏感。应让这些路径远离开关节点和电源器件,以免注入干扰噪声。

了解电流路径、其敏感性以及适当的器件放置,是消除PCB布局设计噪声问题的关键。所以PCB布局物理规划非常重要,必须使电流环路面积最小,并且合理安排电源器件,使得电流顺畅流动,避免尖角和窄小的路径。这将有助于减小寄生电容和电感,从而消除接地反弹。以下是需要注意的地方:

1、电源器件:MOSFET和电容(输入、旁路和输出)

顶部和底部电源开关处的电流波形是一个具有非常高δI/δt的脉冲。因此,连接各开关的路径应尽可能短,以尽量降低控制器拾取的噪声和电感环路传输的噪声。在PCB一侧上使用一对DPAK或SO-8封装的FET时,最好沿相反方向旋转这两个FET,使得开关节点位于该对FET的一侧,并利用合适的陶瓷旁路电容将高端漏电流旁路到低端源。务必将旁路电容尽可能靠近MOSFET放置,以尽量减小穿过FET和电容的环路周围的电感。输入旁路电容和输入大电容的放置对于控制接地反弹至关重要。输出滤波器电容的负端连接应尽可能靠近低端MOSFET的源,这有助于减小引起接地反弹的环路电感。

2、散热考虑和接地层

在重载条件下,功率MOSFET、电感和大电容的等效串联电阻(ESR)会产生大量的热。为了有效散热,可以在这些电源器件下面放置大面积的铜。多层PCB的散热效果好于2层PCB。为了提高散热和导电性能,应在标准1盎司铜层上使用2盎司厚度的铜。多个PGND层通过过孔连在一起也会有帮助。多接地层方法能够隔离对噪声敏感的信号。

补偿器件、软启动电容、偏置输入旁路电容和输出反馈分压器电阻的负端全都连接到AGND层。请勿直接将任何高电流或高δI/δt路径连接到隔离AGND层。AGND是一个安静的接地层,其中没有大电流流过。所有电源器件的负端连接到PGND层,该层承载高电流。GND层内的压降可能相当大,以至于影响输出精度。通过一条宽走线将AGND层连接到输出电容的负端可以显著改善输出精度和负载调节。AGND层一路扩展到输出电容,AGND层和PGND层在输出电容的负端连接到过孔。

3、电流检测路径

为了避免干扰噪声引起精度下降,电流模式开关调节器的电流检测路径布局必须妥当。双通道应用尤其要更加重视,消除任何通道间串扰。

双通道降压控制器ADP1850将低端MOSFET的导通电阻RDS(ON)用作控制环路架构的一部分。此架构在SWx与PGNDx引脚之间检测流经低端MOSFET的电流。一个通道中的地电流噪声可能会耦合到相邻通道中。因此,务必使SWx和PGNDx走线尽可能短,并将其放在靠近MOSFET的地方,以便精确检测电流。到SWx和PGNDx节点的连接务必采用开尔文检测技术。注意,相应的PGNDx走线连接到低端MOSFET的源。不要随意将PGND层连接到PGNDx引脚。

4、反馈和限流检测路径

反馈(FB)和限流(ILIM)引脚是低信号电平输入,因此,它们对容性和感性噪声干扰敏感。FB和ILIM走线应避免靠近高δI/δt走线。注意不要让走线形成环路,导致不良电感增加。在ILIM和PGND引脚之间增加一个小MLCC去耦电容(如22 pF),有助于对噪声进行进一步滤波。

5、开关节点

在开关调节器电路中,开关(SW)节点是噪声最高的地方,因为它承载着很大的交流和直流电压/电流。因此SW节点需要较大面积的铜来尽可能降低阻性压降。将MOSFET和电感彼此靠近放在铜层上,可以使串联电阻和电感最小。对电磁干扰、开关节点噪声和响铃振荡更敏感的应用可以使用一个小缓冲器。缓冲器由电阻和电容串联而成,放在SW节点与PGND层之间,可以降低SW节点上的响铃振荡和电磁干扰。注意,增加缓冲器可能会使整体效率略微下降0.2%到0.4%。

6、栅极驱动器路径

栅极驱动走线(DH和DL)也要处理高δI/δt,往往会产生响铃振荡和过冲。这些走线应尽可能短。最好直接布线,避免使用馈通过孔。如果必须使用过孔,则每条走线应使用两个过孔,以降低峰值电流密度和寄生电感。

在DH或DL引脚上串联一个小电阻(约2 Ω至4 Ω)可以减慢栅极驱动,从而也能降低栅极噪声和过冲。另外,BST与SW 引脚之间也可以连接一个电阻(参见图6)。在布局期间用0 Ω栅极电阻保留空间,可以提高日后进行评估的灵活性。增加的栅极电阻会延长栅极电荷上升和下降时间,导致MOSFET的开关功率损耗提高。

射频工程师养成培训教程套装,助您快速成为一名优秀射频工程师...

天线设计工程师培训课程套装,资深专家授课,让天线设计不再难...

上一篇:快速维修PCB电路板八大技巧(一)
下一篇:PCB使用高速约束设计电子产品时需考虑的三个因素

射频和天线工程师培训课程详情>>

  网站地图