什么是Build Up Process增层法制程

Build Up Process增层法制程

这是一种全新领域的薄形多层板做法，最早启蒙是源自 IBM 的SLC 制程，系于其日本的Yasu工厂1989年开始试产的，该法是以传统双面板为基础，自两外板面先全面涂布液态感光前质如Probmer 52，经半硬化与感光解像后，做出与下一底层相通的浅形“感光导孔”（Photo-Via），再进行化学铜与电镀铜的全面增加导体层，又经线路成像与蚀刻后，可得到新式导线及与底层互连的埋孔或盲孔。如此反复加层将可得到所需层数的多层板。此法不但可免除成本昂贵的机械钻孔费用，而且其孔径更可缩小至10mil以下。

过去5～6年间，各类打破传统改采逐次增层的多层板技术，在美日欧业者不断推动之下，使得此等 Build Up Process 声名大噪，已有产品上市者亦达十余种之多。除上述“感光成孔”外；尚有去除孔位铜皮后，针对有机板材的碱性化学品咬孔、雷射烧孔（Laser Ablation）、以及电浆蚀孔（Plasma Etching）等不同“成孔”途径。而且也可另采半硬化树脂涂布的新式“背胶铜箔”（Resin Coated Copper Foil），利用逐次压合方式（ Sequential Lamination）做成更细更密又小又薄的多层板。日后多样化的个人电子产品，将成为这种真正轻薄短小多层板的天下。

Cermet陶金将陶瓷粉末与金属粉末混合，再加入黏接剂做为种涂料，可在电路板面（或内层上）以厚膜或薄膜的印刷方式，做为“电阻器”的布着安置，以代替组装时的外加电阻器。