针对高速PCB设计问题定义一体化的设计流程1

　　电路板尺寸日渐缩小，电路功能更强，时钟速度和器件上升时间却越变越快，高速设计已成为设计过程的重要部分。要解决PCB设计中日益普遍的高速设计问题，关键要以信号分析为基础，结合设计末期的快速校验来实现一种综合的设计方法。本文介绍Innoveda推出的一体化高速PCB设计流程。
　　大多数设计工程师都熟悉高速电路设计中的可靠性问题，但在解决关键电路网络中的可靠性问题时仍然凭借经验，很少将高速分析结合到设计中去。然而高速设计问题已不容忽视，GHz级系统时钟、高速系统总线、越来越小的物理尺寸，尤其是器件低于纳秒级的上升沿时间，使得即使最普通的电路板设计都具有信号完整性等问题。
　　如今，日益增加的设计复杂度和越来越小的元器件管脚封装使得布线密度越来越高，从而传输线效应和其它的信号完整性问题变得更常见。例如，简单地提高半导体器件的上升沿时间，在已经设计定型的电路板中将引入串扰和振铃现象。设计工程师越来越关心设计的可靠性，必须及早地就解决诸如EMI等问题。
　　为了解决信号完整性问题，设计工程师将更多的时间和精力投入到电路板设计的约束条件定义阶段。通过在设计早期使用面向设计的信号分析工具，运行多种仿真，并仔细地规划电路板拓扑结构，可以制定出电特性和物理特性的综合设计约束条件，从而避免以上述问题。典型的PCB设计流程如图1所示。
　　然而，几乎没有任何设计环境可以适应这些新的设计要求。当前的典型设计环境大都是面向设计后期，以电路板绘制为主要考虑因素。设计工具提供商现在开始着手应对这些新的设计挑战。但是设计工程师们需要一个全新的方法来解决设计中日益突出的高速设计问题，采用该方法，设计工程师在设计的早期就可以解决问题（图2）。
　　更紧密的工具集成
　　要想找出并解决这些高速信号问题，并且不依赖昂贵而费时的电路板测试步骤，关键是要在电路板设计前进行大量的信号分析。当设计工程师发现这些问题后，就能通过改变布线和电路层分布、定义时钟线的布线拓扑、选择特定速度的元器件来保证电路设计一次性成功。
　　然而以前的信号完整性分析工具都具有很大的局限性，要么不易使用，要么不具有分析整个设计的能力。因此，设计工程师只能靠经验来决定需要重点注意的关键电路网络，或者靠信号完整性综合分析工具来分析。
　　最近，设计工具开始有了新的突破，开发出针对高速设计问题的有效分析工具。以Innoveda提供的信号完整性分析工具为例，该公司的HyperLynx工具组具有易于使用的特点，并能够提供强大的电路板绘制前后信号完整性分析功能。它的一个突出特征是用户界面非常友好，这使得设计工程师能很快对他们设想到的“可能情况”作出分析，并对终端拓扑等问题进行实验，从而迅速找到满足性能和可靠性的最佳解决方案。对于那些处理高复杂度电路板和系统的工程师来说，Innoveda的XTK信号完整性校验工具组和ePlanner信号完整性规划环境提供了用于超高速信号完整性分析的先进算法和一些成熟的验证功能，包括拓扑分析、高速扫描以及损耗线、蒙特卡罗法以及用于信号完整性分析的高级算法。
　　过去设计工程师必须在Hyperlynx和XTK间作出选择。最近，Innoveda实现了这两种关键信号完整性分析工具之间的连接，这种连接将二者集成在一起，可以在一个设计中同时使用这两种工具，能有效缩短设计周期。通常，HyperLynx最初是作为高速PCB信号分析的工具，而XTK和ePlanner则用来进行更复杂的拓扑分析和约束条件生成。