仿真的必要性及必然性（二）

　　EDA供应商根据PCB设计的发展和电路板设工程的需要，采取重大步骤消除仿碍PCB仿真软件应用的障碍，从而使设计工具操作更方便、模型更完备、成本更低。
　　EDA供应商正采取的措施如下：
　　1、 原理图建立和仿真软件的融合，PCB工程师掌握原理图设计软件及其使用。从技术上看，要求软件必须能自动地生成网表，现在的软件能够使PCB设计工程师创建电路图并且自动输出仿真结果。也许有人会问，还可再简化一些吗？为什么不采用同时能自动绘出仿真电路的电路图设计工具呢？因此通过电路图设计工具和仿真工具的融合，使工程师不必考虑低级编码过程，从而避免为学习SPICE仿真工具付出过长的时间。
　　2、 为了提高操作的简便性，向PCB仿真程序加入新的功能一直是大多数EDA供应商努力的目标。其实现方法是在熟悉的虚拟仪器上显示仿真结果，将元器件按零件代码文件来组织并进行“无模型”操作，此时不需要了解器件的放置和连线模式，因为智能化的工具明白你的设计新意图。
　　例如，Electronics Workbench 仿真工具Multiaim的功能包括示波器、频谱分析仪，信号发生器和逻辑分析仪等设备，其外观及特征与真实的电子测量仪器没有区别。这些功能有可能改变历来抵制仿真软件的工程师们的观念。
　　3、仿真模型的来源增加了。除了EDA工具本身具备器件库（优秀的仿真软件供应商提供其拥有的大部分或全部器件模型）之外，器件制造商的网站也是设计模型的巨大来源。同时大量新兴的网络“元件信息公司”也能为电路设计提供更多的仿真模型，将EDA公司的工具和元件信息公司提供的模型相结合，
　　可满足电子设计工程师的即时信息需求。当你选择设计工具时，要注意评估软件是否具备这些功能，有些软件甚至具备因特网设计共享的能力。
　　4、 合信号设计的普遍性增强。象SPICE这样的通用仿真技术适用于模拟电路和某些数字电路，这包括中规模集成电路（MSI）和大规模集成电路（LSI），
　　但是，要用SPICE在晶体管和门级对相当复杂的数字芯片（微处理器、存储器、FPGA、CPLD等等）建模是不可能的，这些芯片的仿真模型通常要用硬件描述语言如VHDL或Verilog来编写，这些编程语言能完美地描述复杂器件的功能，
　　相联系对于描述实际晶体管的行为来说，复杂性大为降低。事实上，许多可编程芯片都用VHDL或Verilog语言进行功能设计，其编码可用于功能仿真。
　　目前，所有仿真技术已经可以集成电路在一起实现协同仿真，在单一集成环境下，设计工程师可以获得总的仿真结果。不同仿真引擎的接口和通信（SPICE、VHDL、Verilog、C代码等）对工程师是不透明的，他们只需关心过去用传统仿真软件无法仿真的芯片模型。
　　现在，采用基于SPICE、VHDL、Verilog或C代码描述的模拟和数字器件协同模型，电路板上所有器件的仿真都可以实现。有史以来工程师第一次能够同时仿零点电路板上所有的元器件，仿真过程与真实的测试过程相同。
　　协同仿真为包含FPGA和CPLD的电路板提供了一种理想的测试工具。
　　5、 仿真软件的成本高昂妨碍电路设计工程师对工具的使用，但是目前性能卓越的PCB和PLD仿真软件价格已经低于5千美元。软件工具的变革，使PCB硬件的数量按指数规律增加，但价格反而越来越低。软硬件成本的降低实际上已经消除了PCB仿真的瓶径。
　　本文总结
　　现在许多电路板设计工程师已经不再抵制采用仿真工具，他们认为仿真与建立原理图及布线一亲重要。竞争迫使EDA供应商不得不提供操作更简便、功能更多、成本更低的软件。
　　PCB设计领域下一个技术飞跃很可能是协同仿真软件的应用，协同仿HDL模型的数字器件可和模拟元件以及基于是SPICE模型的小规模数字芯片同时仿真，这些器件都是同一块PCB上的部件。网上EDA元件信息的增多有助于从网左上及时下载包括仿真模型在内的元件数据，这是加速PCB仿真发展的重要条件。