数字电路设计技巧

    数字电路设计要从布局阶段就谨慎规画，测试时要对重要信号详细测量，如减少电源路径阻抗，让信号线阻抗匹配，尽量让信号线之间间距加大，尽量让信号线走直走短等等。高速数字设计重点主要在正时、信号品质、电磁干扰等。
    由于数字电路大多依据时脉信号来做信号间同步工作，因此时脉本身准确度与各信号间时间差都需配合才能正确运作，严格控制线长，基版材质等都成为重要工作。高速电路已不能用传统电路学来解释。随着频率变高，信号线长已逐渐逼近电磁波长，此时诸如传输线原理分布电路概念，需加以引进才能解释并改进信号量测时所看到缺陷。需防范电路板电磁波过强而干扰到其它电路讯号。
    数字信号对噪声抵抗能力较强，只要电位水平在一定范围，就能正确判断出0与1。随着电路速度愈来愈快，信号品质愈来愈难以确保。信号过高，过低可能造成目标芯片损坏 ，振铃波与矮化波一旦使电位水平落入0与1之间灰色地带，便可能造成0与1误判。高速电路因操作频率升高，波长相对变短。当波长与线路长度接近到相近数量级之内时，我们开始必须把信号当成电磁波波动来看。如传输线原理，在信号上升缘变化时间内，信号若未能传至彼端再反射回来，则需考虑电磁波效应。
    现代芯片所耗电流都十分惊人，因此在内部功能或信号开关之间，常引起电源不稳定。因为开关速度太快，使得在远方电流供应器无法及时供给适当能量。此时解决之道是在芯片旁边摆上电容来供应及时电流。因为芯片电源或接地接脚有电感存在，因此在电流突然变化时，在接脚上将有压差在。在多条资料线从1变为0时，芯片组接地脚上瞬间流过大量电流而造成电位差。
    有些讯号，尤其是固定周期讯号时脉讯号，带有强烈高频成分。当它与其它讯号线太靠近时，会将这些已达RF频率能量传到其它讯号上，带来EMI困扰。尤其若是被感染讯号线接往I/O连接头时，这个问题就更加严重。隔线干扰对EMI而言，通常要求信号线对中心对信号线中心距离，维持3倍信号线宽度距离，称为3W法则。
    为了去除信号上高频成分对EMI不良影响，工程师常在信号线上加上滤波用电容与电感。通常而言，并联旁路电容可去除I/O连接头与信号线上差动模式RF 电流；串联电感则可以去除信号线上共通模式RF电流。这些滤波电容与电感除了滤去高频噪声外，也会滤去信号高频部份，使得信号上升时间与下降时间变慢。因此最大多数是应用在信号频率不高，但EMI问题最容易凸显I/O信号线部份。