基于某场景产生器的PCB仿真技术分析

      一、仿真类型

　　印制电路板仿真有两种：线仿真和板级仿真。线仿真可以根据设计对信号完整性与时序的要求，在布线前帮助设计者调整元器件布局、规划系统时钟网络以及确定关键线网的端接策略，在布线过程中跟踪设计，随时反馈布线效果；板级仿真通常在PCB设计基本完成之后进行，可以综合考虑如电气、EMC、热性能及机械性能等方面这些因素对SI的影响及这些因素之间的相互影响，从而进行真正的系统级分析与验证，与线仿真相比而言，比较复杂。在还没有开始布线之前进行的线仿真，称为假设性仿真，这种仿真的目的在于估计各种电路元素的影响，从而为参数设置和布线约束，关键网络的端接策略提供一定的依据。

　　场景产生器是一块用于数据处理的专用板卡，其时钟频率为33MHz，信号速度比较快，布线密度较大，要保证系统正常工作，其PCB的设计中必须要解决其信号完整性和EMC的问题，本文中，使用仿真技术来估计预测可能引起的信号完整性，串绕以及EMC问题，检测已经完成的布线的传输性能，综合多方面考虑，定出合理的布线约束条件，终端匹配策略等。

　　二、仿真流程

　　通常印制板的仿真流程，首先要建立起元器件的仿真模型，然后进行假设性仿真来确定布线过程中需要的参数设置和一些约束条件，接下来在实际布线过程中随时通过线仿真检查布线的效果，最后在布线基本完成之后进行板级仿真来检查系统工作的性能。

　　三、仿真模型

　　仿真过程中器件需要有相应的仿真模型，仿真模型的准确性很大程度上就决定了仿真的精度。通常使用的有IBIS和Spice模型。IBIS是用来描述IC器件的输入、输出和I/O Buffer行为特性的文件，并且用来模拟Buffer和板上电路系统的相互作用。在IBIS模型里核心的内容就是Buffer的模型，因为这些Buffer产生一些模拟的波形，仿真器利用这些波形来仿真传输线的影响。由于IBIS描述了Buffer的输入和输出阻抗、上升和下降时间以及对于不同情况下的上拉和下拉，工程人员可以利用这个模型对PCB板上的电路系统进行SI、串扰、EMC以及时序分析。IBIS模型与Spice模型相比具有计算量较小（通常只有相应的SPICE模型的1/10到1/100）、仿真速度快、无需描述I/O 单元的内部设计和晶体管制造参数，保密性强，因而易于从厂商处获得、能够对高速振铃和串扰进行准确精细的仿真、考虑了封装的寄生参数等优点，因此对于场景产生器的PCB仿真，器件的仿真模型选用了IBIS模型。

　　IBIS模型可以从厂家网站上搜索，也可以利用编辑器来生成。要自己建立IBIS模型，首先需要获取建立模型必要的信息。这些信息包括元件封装类型，管腿数目，管腿名称与信号名称的映射关系，器件的供电电压大小，元件的生产厂家等，有了这些信息以后，利用Hyplinx的IBIS编辑器对场景产生器中所有用到的器件生成了相应的IBIS模型，存入元器件库中，为后面的仿真做好准备。

　　四、假设性仿真和线仿真

　　在假设性仿真之前，印制板上大型器件的位置已经基本确定，如前所述，此时对于以后布线过程中哪些信号需要终端匹配，使用怎样的终端匹配，以及各种信号的线宽，线距等参数的设置应该确定下来，由于这些参数实际上就是布线的约束条件，如果指定得不合理，可能使得布线质量不好甚至导致整个过程的返工，对于设计人员来说，浪费了大量的时间和精力，获得的效果却不尽人意，因此，假设性仿真对于PCB设计是非常重要的。

　　从高速设计的观点来看，所有信号中由于时钟信号通常就是芯片工作的基准频率，许多操作都是在其基础上进行的，如果时钟都不准确，就谈不上芯片正常工作了，对于这种关键信号的信号完整性应该是仿真首要解决的问题。下面作者选出场景产生器中具有代表意义的一组时钟信号，进行假设性仿真，来确定这些时钟信号哪些需要采用终端匹配，选择怎样的终端匹配最适合。

芯片A为一晶振，其1，2，3腿分别给芯片B，芯片D，芯片C提供相同频率（33MHz）的时钟作为芯片的工作时钟，可以看出，A、B、C的位置比较接近，而D片与A的距离较远，由于这种物理位置差异，时钟驱动端到接收端的距离不等，时钟线就会有长有短，对于较长的时钟线往往需要通过过孔跳层后才能达到接收端，这样过孔的影响也体现到了信号中，有的时钟线就很短，如时钟线1，表层走线，宽度为8mil（203μm）其总长度仅为306.97mil（7.8mm），有的时钟线比较短，如时钟线3，从表层经过孔到中间层走线，宽度为8mil（203μm），其总长度为826.98mil（21mm）,而有的时钟线走得距离就比较长，如时钟线2，中间层走线，宽度为10mil（254μm）,中间总长度为3394.6mil（86.2mm）。

众所周知，信号从一头到另一头的传输是需要一定时间的，电信号的传输速度可认为接近光速，因此引起的传输延迟时间对于低速的数字电路，显然关系不大，但对于高速电路就成为了突出的问题，实际上，高速变化的信号在长线中传输时，不仅有时间延迟，在端点处还会产生反射，造成波形畸变或产生噪声脉冲，导致电路的误动作。传输线的这些振铃、过冲、下冲效应随着线长度的增加而愈加明显，因此，对于这些长度不等的时钟线应该采用相应的措施来改善其传输的性能。

　　首先我们对这些时钟信号分别进行仿真，其结果波形出现在仿真器的示波器屏幕上，中从驱动端1和接收端1’的波形可以看出，由于驱动端和接收端本身相距就很近，连接他们的导线比较平直，信号传输的距离短，驱动端和接收端的波形基本重叠，说明信号在传输过程中几乎没有什么失真, 因此这种时钟就无需源端或终端匹配就获得了比较好的传输性能。驱动端2到接收端2’的波形，可以清楚的看出，由于信号线变长而引起的信号振铃效应，在这种情况下实际上时钟信号就成为系统中一个高频噪声源，影响离它很近的信号的传输质量，对这种信号在源端串接一个电阻就可以消除其影响，实际上，由于数字系统具有一定的抗干扰容量，这种时钟信号的传输质量通常认为还是可以接受的。

　　但是，随着时钟信号线的进一步加长，传输质量就会进一步恶化，驱动端3和接收端3’所测得的波形，二者不仅在时间上有差异，形状相差也较大，接收端上测得的信号电压还有一个大的过冲和下冲，其幅度很大，以至于接收端在每个周期会检测到一个多余的时钟边缘即我们通常所说的假时钟，如果这种时钟信号提供给芯片，很可能引起芯片误操作，从而导致系统整个时序的混乱，如果这种情况发生，PCB设计就是失败的。波形中的高频成分还很可能是一个非常严重的噪声源，对其他信号造成影响。因此，我们要给时钟信号加上适合的终端匹配来改善时钟信号线的传输特性，经分析计算，需要在时钟接收端3'上增加一个并联的AC电路，其中电阻为50Ω，电容为150pf。

　　现在对这个增加了终端匹配的时钟信号重新仿真。这一次，接收器端口的波形看起来好多了，大部分的过冲和下冲都已经消除，驱动端和接收端的信号形状差异大大减小了，表明传输质量被促进了，事实上，通过增加电容值还可以进一步协调波形来消除所有的过冲。

　　通过以上的分析，我们得出以下结论：信号线的长度对传输质量有很大的影响，传输质量随着线的长度增加而变差，对于过长的信号线，应该采用需要增加源端匹配或终端匹配的办法来改善信号的传输质量。

　　场景产生器中，由于布线密度较大，许多信号线不可避免的需要并行布线，而随着线与线之间的距离越来越近，相互间的电磁干扰和耦合程度的强度增大了，线串绕问题就越来越突出，串绕有可能引起假时钟，间歇性数据错误等，对邻近信号的传输质量造成影响，实际上，我们并不需要完全的消除串绕，只要将其控制在系统所能承受的范围之内就达到了目的。由产生串绕的原理可以知道，缩短并行的线长，增加线与线之间的距离，改变线宽，改变线厚度，减少介电常数，减少电介质厚度，改变在层间的位置都可以减少串绕的强度。

　　下面我们以场景产生器中的三条并行信号线为例，其中驱动端A和接收端A'之间的传输线称为Aggressor＃1，B到B'为 Victim，C到C'为Aggressor＃2，为了更为清楚地体现串绕的影响，通过驱动端A和C给传输线输出相同的信号（如一个上升沿），而驱动端B不输出任何信号，保持一种静态，Victim上没有任何信号，如果没有串绕影响的话，在接收端B'上应该是测不到任何信号的，然而，在B'处测得了信号波形的存在，这个信号就是传输线Aggressor＃1和Aggressor＃2对处于静态的Victim所造成的串绕波形。如果Victim上有数据信号传输，这个串绕叠加到原有信号上，就是很可能引起间歇性数据错误。为了减小串绕的影响，我们将信号线的间距从8 mil（203μm）增加到12 mil (305μm），并且减小信号线与涂敷平面的距离(从原来的10mil (254μm）减小到5mil（127μm））然后重新仿真这些信号，波形可以看出，信号线Victim受到的串绕大大降低了。

　　以上从信号完整性和串绕的角度出发，在时域中对信号进行的仿真和调整，通常我们从电磁兼容性即EMC的角度出发，在频域中对信号进行仿真分析，并采取适当措施降低其辐射强度，以达到减小电磁干扰的目的。

同样，我们仍然以场景产生器中的关键网络（时钟信号3）为例，对其增加终端匹配前后的电磁干扰强度进行仿真。当时钟信号线3上没有终端匹配时，仿真的结果（垂直条的长度显示信号在某个频率上产生的电磁辐射的强度，两条横线是对辐射程度的government限制），可以清楚的看到，信号所产生的噪声从0Hz一直延续到1GHz，范围很宽，信号每个频率点上的辐射强度是不相同的，有一些频率点上的辐射强度就超出了government限制，这意味着信号在这一点上的电磁干扰已经超出系统所能承受的程度，对于这种情况，应该采取措施降低其辐射水平。

在此，我们给时钟线加上如前所述的AC终端，重新仿真，注意到，超过government限制的频率波已经降低到government以下，并且各频率点上的辐射强度有所下降，信号的整个辐射强度都降低了。这就说明，对于长线传输信号，增加适当的终端匹配网络，不仅改善了信号的传输特性，也降低了信号的辐射水平，提高了信号的质量。

　　五、板级仿真

　　当PCB板上的信号线基本完成后，在正式投版给PCB制造商之前，通常采用板级仿真对整个系统进行检查，与线仿真一样，其信号完整性仿真结果显示在示波器中，EMC分析的结果显示在频谱分析仪中。

　　线仿真是一种在设计早期解决信号完整性和EMC问题的好方法，在板级仿真时看到的许多问题实际上在线仿真时就可以解决，比如说，时钟信号终端设计不正确。然而，也有许多问题只有在布线完成后才能发现，即使信号是正确设计的，但很可能受到其他信号调整的影响，也许线的长度未能严格的限制在布线规范之内，也许信号在各层间跳跃的次数太多，等等。这些影响在实际布线还未完成之前是很难预测的，找出并解决这些问题就是板级仿真的目的。

　　在这里我们使用板级仿真对已经完成的场景产生器进行了串绕分析，而要进行串绕分析，使得仿真更为有效，尽可能选择那些对victim信号影响较显着的作为aggressors。通常靠victim最近的导线引起的串绕较大，但有时一个快驱动可以使得离得较远的信号成为最大的aggressor，对于场景产生器中成千上万条PCB线，希望通过对每一根单独仿真的方式去寻找最大的aggressor，几乎是不可能的。Hyplinx的 Boardsim提供了两种方法来处理这个问题，第一种就是串绕强度报告，它快速的估计出板上每条信号的串绕强度；第二种方法是详细的Batch－Mode仿真，在这种情况下可以将大量要仿真的信号进行排队并在batch fashion中全部运行，结果出现在报告文件中。在我们的场景产生器的板级串绕仿真中，使用的是第一种方法，因为串绕强度报告所提供的数据对将怎样的信号定为aggressors 和victim起到了强大的指导作用，通过它知道需要对哪些信号进行细节查看，从而进一步采取措施来改善信号的性能。确定了aggressors 和victim后，仿真的过程基本上和上述线仿真串绕过程一样。