PCB设计评估应注意的方面（二）

评估期间，设计者必须问自己：对他们而言，什么标准是至关重要的

让我们看看一些迫使设计者重新审视其现有开发工具功能并开始订购一些新功能的趋势：

1.HDI

半导体复杂性和逻辑门总量的增加已要求集成电路具有更多的管脚及更精细的引脚间距。在一个引脚间距为1mm的BGA器件上设计2000以上的管脚在当今已是很平常的事情，更不要说在引脚间距为0.65mm的器件上布置296个管脚了。越来越快的上升时间和信号完整性(SI)的需要，要求有更多数量的电源和接地管脚，故需要占用多层板中更多的层，因而驱动了对微过孔的高密度互联(HDI)技术的需要。

HDI是为了响应上述需要而正在开发的互连技术。微过孔与超薄电介质、更细的走线和更小的线间距是HDI技术的主要特征。

2.RF设计

针对RF设计，RF电路应该直接设计成系统原理图和系统板布局，而不用于进行后续转换的分离环境。RF仿真环境装的所有仿真、调谐和优化能力仍然是必需的，但是仿真环境较“实际”设计而言却能接受更为原始的数据。因此，数据模型之间的差异以及由此而引起的设计转换的问题将会销声匿迹。首先，设计者可在系统设计与RF仿真之间直接交互;其次，如果设计师进行一个大规模或相当复杂的RF设计，他们可能想将电路仿真任务分配到并行运行的多个计算平台，或者他们想将一个由多个模块组成的设计中的每一个电路发送到各自的仿真器中，从而缩短仿真时间。

3.先进的封装

现代产品日渐增加的功能复杂性要求无源器件的数量也相应增加，主要体现在低功耗、高频应用中的去耦电容和终端匹配电阻数量的增加。虽然无源表贴器件的封装在历经数年后已缩小得相当可观了，但在试图获得最大极限密度时其结果仍然是相同的。印刷元器件技术使得从多芯片组件(MCM)和混合组件转变到今天直接可以作为嵌入式无源元件的SiP和PCB。在转变的过程中采用了最新的装配技术。例如，在一个层状结构中包含了一个阻抗材料层，以及直接在微球栅阵列(uBGA)封装下面采用了串联终端电阻，这些都大大提高了电路的性能。现在，嵌入式无源元件可获得高精度的设计，从而省去了激光清洁焊缝的额外加工步骤。无线组件中也正朝着直接在基板内提高集成度的方向发展。

4.刚性柔性PCB

为了设计一个刚性柔性PCB，必须考虑影响装配过程的所有因素。设计者不能像设计一个刚性PCB那样来简单地设计一个刚性柔性PCB，就如同该刚性柔性PCB不过是另一个刚性PCB。他们必须管理设计的弯曲区域以确保设计要点将不会导致由于弯曲面的应力作用而使得导体断裂和剥离。仍有许多机械因素需要考虑，如最小弯曲半径、电介质厚度和类型、金属片重量、铜电镀、整体电路厚度、层数和弯曲部分数量。

理解刚性柔性设计并决定你的产品是否允许你创建一个刚性柔性设计。

5.信号完整性规划

最近几年，针对串并变换或串行互连的与并行总线结构和差分对结构相关的新技术在不断进步。

针对一个并行总线和串并转换设计所遇到的典型设计问题的类型。并行总线设计的局限在于系统时序的变化，如时钟歪斜和传播延时。由于整个总线宽度上的时钟歪斜的原因，针对时序约束的设计依然是困难的。增加时钟速率只会让问题变得更糟糕。

另一方面，差分对结构在硬件层面采用了一个可交换的点对点连接来实现串行通讯。通常，它通过一个单向串行“通道”来转移数据，这个单向串行通道是可以叠加成1-、2-、4-、8-、16-和32-宽度的配置。每个通道携带一个字节的数据，因而总线可处理从8字节到256字节的数据宽度，并且通过使用某些形式的错误检测技巧可保持数据的完整性。然而，由于数据速率很高，导致了其他设计问题。高频下的时钟恢复成为系统的重担，因为时钟要快速锁定输入数据流，以及为了提高电路的抗抖性能还要减小所有周期到周期间的抖动。电源噪声也为设计师带来了额外问题。该类型的噪声增加了产生严重抖动的可能，这将使得眼图的开眼变得更加困难。另外的挑战是减少共模噪声，解决来自于IC封装、PCB板、电缆和连接器的损耗效应所导致的问题。

6.设计套件的实用性

USB、DDR/DDR2、PCI-X、PCI-Express和RocketIO等设计套件将毋庸质疑地对设计师进军新技术领域产生很大的帮助。设计套件给出了技术的概况、详细说明以及设计者将要面临的困难，并紧跟有仿真及如何创建布线约束。它与程序一起提供说明性文件，这为设计者提供了一个掌握先进新技术的先机。

看来要获得一个能处理布局的PCB工具是容易的;但获得一个不仅能满足布局而且能解决你的燃眉之急的工具才是至关重要的。