高速PCB设计仿真讲座一

Cadence软件是我们公司统一使用的原理图设计、PCB 设计、高速仿真的 EDA工具。进行仿真工作需要有很多方面的知识，须对高速设计的理论有较全面的认识，并对具体的单板原理有一定的了解，还需具备仿真库的相关知识等。

在这个分册中仅对仿真软件的使用进行较详细的阐述，还介绍高速设计的一些相关理论，仿真过程是基于Allegro SPB 15.2 的 PCB SI 模块进行的。

其他知识，如仿真库的知识、约束管理器等请参阅专门的使用手册。

本章介绍高速 PCB 仿真设计的基础知识和重要意义，并介绍基于Cadence 的Allegro SPB15.2的PCB仿真流程。

1.1 高速信号与高速设计

随着通信系统中逻辑及系统时钟频率的迅速提高和信号边沿不断变陡， PCB 的走线和板层特性对系统电气性能的影响也越发显著。对于低频设计,走线和板层的影响要求不高甚至可以完全忽略不计。当频率超过 50MHz 时，PCB走线则必须以传输线考虑，而在评定系统性能时也必须考虑 PCB 板材的电参数影响。当系统时钟频率达到 120MHz及更高时，就只能使用高速电路设计方法，否则基于传统方法设计的 PCB 将无法工作。因此，高速电路设计技术已经成为电子系统设计师必须采取的设计手段，只有通过使用高速电路设计师的设计技术，才能实现设计过程的可控性。高速系统的设计必须面对互连延迟引起的时序问题以及串扰、传输线效应等信号完整性问题。

通常认为如果数字逻辑电路的频率达到或者超过 45MHZ~50MHZ，而且工作在这个频率之上的电路占整个电子系统的一定份量（比如说１／３），就称为高速电路。

实际上，信号边沿的谐波频率比信号本身的频率高，是信号快速变化的上升沿与下降沿（或称信号的跳变）引发了信号传输的非预期结果。因此，通常约定如果线传播延时大于1/2数字信号驱动端的上升时间，则认为此类信号是高速信号并产生传输线效应，见图 1－1所示。 信号的传递发生在信号状态改变的瞬间，如上升或下降时间。信号从驱动端到接收端经过一段固定的延迟时间，如果传输延迟时间小于1/2的上升或下降时间，那么来自接收端的反射信号将在信号改变状态之前到达驱动端。反之，反射信号将在信号改变状态之后到达驱动端，如果反射信号很强，叠加的波形就有可能会改变逻辑状态。

图 1－1  传输线效应

1.1.1 高速信号的确定

上面我们定义了传输线效应发生的前提条件，但是如何得知线延时是否大于1/2驱动端的信号上升时间呢？一般地，信号上升时间的典型值可通过器件手册给出，而信号的传播时间在 PCB设计中由实际布线长度决定。图1－2 为信号上升时间和允许的布线长度(延时)的对应关系。

PCB板上每单位英寸的延时为 0.167ns.。但是，如果过孔多，器件管脚多，网线上设置的约束多，延时将增大。通常高速逻辑器件的信号上升时间大约为0.2ns。如果板上有GaAs 芯片，则最大布线长度为 7.62mm。

图 1－2  信号上升时间与允许布线长度的对应关系

设Tr为信号上升时间，Tpd为信号线传播延时(见图 1－3)。如果 Tr≥4Tpd，信号落在安全区域。如果2Tpd≤Tr≤4Tpd，信号落在不确定区域。如果 Tr≤2Tpd，信号落在问题区域。对于落在不确定区域及问题区域的信号，应该使用高速布线方法。

图 1－3  信号传播线延时与上升时间的关系