印制电路板边界扫描测试技术介绍

目前随着使用大规模集成电路的产品不断出现,相应的PCB的安装和测试工作已越来越困难。虽然印制电路板的测试仍然使用在线测试技术这一传统方法,但是这种方法由于芯片的小型化及封装而变得问题越来越多。现在一种新的测试技术——边界扫描测试技术已逐步得到发展,大多数的ASIC电路和许多中等规模的设备已开始利用边界扫描测试技术进行设计。BST技术是按照IEEE1149.1标准,提供了一套完整的测试方案。在实际的测试中,它不需要借助于复杂和昂贵的测试设备,并且提供一种独立于电路板技术的测试方法。采用边界扫描测试技术进行集成电路设计和印制电路板设计,其最大的优点是测试过程简单,显著地减少了生产、实验、使用和维修过程中的测试诊断时间,从而极大地降低了成本。1 BST的基本组成,BST电路按照IEEE1149.1标准构成,其中含有测试存取通道TAP及控制器、指令寄存器IR和测试数据寄存器组TDR。测试存取通道TAP是一个5芯引脚(其中l芯为复位端)的连接器。TAP控制器是一个16状态的状态机,可产生时钟信号和各种控制信号(即产生测试、移位、捕获和更新等信号),从而使指令或测试数据移入相应的寄存器,并控制边界扫描测试的各种工作状态。

1.1测试数据输出端TDO

在测试时钟脉冲TCK的下降沿,通过TDO从指令寄存器或测试数据寄存器串出数据,TAP控制器决定串出的数据是指令或测试数据。2 PCB的测试系统　　2.1 测试系统结构　　其硬件包含通用的PC机、BST测试仪和串行BST信号电缆(含有4路信号的总线,其图中数字含义如下:1为TDI、2为TCK、3为TMS、4为TDO)。测试仪通过标准并口与PC机连接,通过串行信号电缆与PCB上的测试存取口TAP相连。假设印制电路板上有A、B、C三个模块,模块可以是由单个芯片或多个芯片构成的。它们是按IEEE1149.1标准设计的,即在芯片的I/O管脚处增加BS寄存器(模块中虚线经过的位置)，可进行边界扫描测试。若所设计的数字系统或设备有多块PCB，可通过串行信号电缆与PCB相连。使用者可以通过编程来灵活选择需测试的芯片、模块或整个PCB。

1.2测试方式选择输入端TMS

测试方式选择TMS引脚为控制信号,其决定TAP控制器的工作状态。TMS须在TCK的上升沿之前建立。

1.3测试时钟输入端TCK

TCK信号允许集成电路IC的边界扫描部分与系统内的时钟同步并独立工作。

1.4测试数据输入端TDI

在测试时钟脉冲TCK的上升沿,通过TDI串入的数据移入指令寄存器或测试数据寄存器,TAP控制器决定移入的数据是指令或测试数据。