- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
电脑主板PCB设计HT BUS走线规则
录入：edatop.com 点击：
HT总线走线规则 | ||||||||||||
| 序号 | 信号名称 | 描述 | ||||||||||
| 1 | HT_RX_CADn[15:0]/CADp[15:0] HT_TX_CADn[15:0]/CADp[15:0] HT_RX/TX_CLKn/p[1:0] HT_RX/TX_CTLn/p[1:0] | 若用作 16 位 HT 总线，每个通道（HT0 和HT1）的这些信号分为两个 Group（TX、RX），若用作 8 位 HT 总线，信号分为四个group（TX0TX1、RX0RX1） | ||||||||||
| 2 | 每对差分线等长误差<20mil （尽量不要绕线）,同一个 Group 内非成对差分线等长误差<50mil | |||||||||||
| 3 | 在 breakout 区 Space : Height ≥ 1:1 | |||||||||||
| 4 | ||||||||||||
| 在 breakout 区外： 若走线长度小于 5”， Space : Height ≥ 3:1 若走线长度小于 8”， Space : Height ≥ 4:1 若走线长度大于 8”， Space : Height ≥ 5:1 | ||||||||||||
| 5 | 差分阻抗 100 Ω ± 10% | |||||||||||
| 6 | Group 间长度差 <1500mils | |||||||||||
| 7 | 同一个 Group 的信号必须走在同一 layer | |||||||||||
| 8 | 所有信号都参考 GND，且不能跨分割 | |||||||||||
| 9 | 差分信号最多只能有两个过孔 | |||||||||||
| 10 | 信号走线总长度大于 1”，小于 12” | |||||||||||
| 11 | LDT_STOPn LDT_PG (Hi/Lo_POWEROK) LDT_RSTn (Hi/Lo_RSTn) | 在 breakout 区外，Space:Height ≥ 3:1 | ||||||||||
| 12 | 走线长度小于 12” | |||||||||||
| 13 | 走线不允许跨电源层分割 | |||||||||||
| HT Signals Routing Guidelines: CAD*/CLK*/CTL* | ||||||||||||
| Connection Topology: N/A | ||||||||||||
| Physical Rule(unit : mil) | Differentialimpedance | Width / Spacing | Isolated Spacing(Pair-to-pair) min | |||||||||
| Layer 1, 12 | 100Ω ± 10% | |||||||||||
| Layer 3, 4.9.10 | 100Ω ± 10% | |||||||||||
| ElectricalRule(unit : inch) | Total trace length | Intra-pairlength match | Breakout | |||||||||
| Layer 1, 12 | > 1'''' <12'''' | < 20 mil | 0.5"max | |||||||||
| Layer 3, 4,9,10 | -- | |||||||||||
射频工程师养成培训教程套装，助您快速成为一名优秀射频工程师...
天线设计工程师培训课程套装，资深专家授课，让天线设计不再难...
上一篇：电脑主板PCB设计PCI布线规则
下一篇：电路板制造中影响蚀刻特性的因素
射频和天线工程师培训课程详情>>
