电路板可制造性设计通用技术标准（二）

6  阻焊层  

6.1  涂敷部位和缺陷

a)除焊盘、MARK点、测试点等之外的PCB表面，均应涂敷阻焊层。

b)若需要在大铜皮上散热或在线条上喷锡，则也必须用阻焊层(Solder mask)层画出相应大小的图形，以表示该处上锡。

c)若客户用FILL或TRACK表示的盘，则必须在阻焊层(Solder mask)层画出相应大小的图形，以表示该处上锡。(我司强烈建议设计前不用非PAD形式表示盘)

6.2  附着力

阻焊层的附着力按美国IPC-A-600F的2级要求。

6.3  厚度

阻焊层的厚度符合下表:

线路表面≥10μm

线路拐角≥8μm

基材表面20~30μm

7  字符和蚀刻标记

7.1  基本要求

a) PCB的字符一般应该按字高30mil、字宽5mil 、字符间距4mil以上设计，以免影响文字的可辨性。

b) 蚀刻(金属)字符不应与导线桥接，并确保足够的电气间隙。一般设计按字高30mil、字宽7mil以上设计。

c) 客户字符无明确要求时，我司一般会根据我司的工艺要求，对字符的搭配比例作适当调整。

d) 当客户无明确规定时，我司会在板中丝印层适当位置根据我司工艺要求加印我司商标、料号及周期。

7.2   文字上PADSMT的处理

盘(PAD)上不能有丝印层标识，以避免虚焊。当客户有设计上PADSMT时，我司将作适当移动处理，其原则是不影响其标识与器件的对应性。

8  层的概念及MARK点的处理层的设计

8.1  双面板我司默认以顶层(即Top layer)为正视面，topoverlay丝印层字符为正。

8.2  单面板以顶层(Top layer)画线路层(Signal layer),则表示该层线路为正视面。

8.3  单面板以底层(Top layer)画线路层(Signal layer)，则表示该层线路为透视面。

MARK点的设计

8.4  当客户为拼板文件有表面贴片(SMT)需用Mark点定位时，须放好MARK，为圆形直径1.0mm。

8.5  当客户无特殊要求时，我司在Solder Mask层放置一个F1.5mm的圆弧来表示无阻焊剂，以增强可识别性。

8.6  当客户为拼板文件有表面贴片有工艺边未放MARK时，我司一般在工艺边对角正中位置各加一个MARK点；当客户为拼板文件有表面贴片无工艺边时，一般需与客户沟通是否需要添加MARK。

9  关于V-CUT (割V型槽)

9.1  V割的拼板板与板相连处不留间隙.但要注意导体与V割中心线的距离。一般情况下V-CUT线两边的导体间距应在0.5mm以上，也就是说单块板中导体距板边应在0.25mm以上。

9.2  V-CUT线的表示方法为：一般外形为keep out layer (Mech 1)层表示，则板中需V割的地方只需用keep out layer(Mech 1) 层画出并最好在板连接处标示V-CUT字样。

9.3  一般V割后残留的深度为1/3板厚，另根据客户的残厚要求可适当调整。

9.4  V割产品掰开后由于玻璃纤维丝有被拉松的现象，尺寸会略有超差,个别产品会偏大0.5mm以上。

9.5  V-CUT 刀只能走直线，不能走曲线和折线；且可拉线板厚一般在0.8mm以上。

10 表面处理工艺

当客户无特别要求时，我司表面处理默认采用热风整平(HAL)的方式。(即喷锡：63锡/37铅)

以上DFM通用技术要求(单双面板部分)为我司客户在设计PCB文件时的参考，并希望能就以上方面达成某种一致，以更好的实现CAD与CAM的沟通，更好的实现可制造性设计(DFM)的共同目标，更好的缩短产品制造周期，降低生产成本。