集成电路工艺水平的五个标准

1.封装(Package) IC的封装最初采用插孔封装THP (through-hole package)形式。为适应电子设备高密度组装的要求，表面安装封装(SMP)技术迅速发展起来。在电子设备中使用SMP的优点是能节省空间、改进性能和降低成本，因SMP不仅体积小而且可安装在印制电路板的两面，使电路板的费用降低60％，并使性能得到改进。

2.集成度（Integration Level）是以一个IC芯片所包含的元件(晶体管或门/数)来衡量，（包括有源和无源元件）。随着集成度的提高，使IC及使用IC的电子设备的功能增强、速度和可靠性提高、功耗降低、体积和重量减孝产品成本下降，从而提高了性能/价格比，不断扩大其应用领域，因此集成度是IC技术进步的标志。为了提高集成度采取了增大芯片面积、缩小器件特征尺寸、改进电路及结构设计等措施。为节省芯片面积普遍采用了多层布线结构，现已达到7层布线。晶片集成(Wafer Scale Integration-WSI)和三维集成技术也正在研究开发。自IC问世以来，集成度不断提高，现正迈向巨大规模集成(Giga Scale Integration-GSl)。从电子系统的角度来看，集成度的提高使IC进入系统集成或片上系统(SoC)的时代。

3.特征尺寸 (Feature Size) /（Critical Dimension）特征尺寸定义为器件中最小线条宽度(对MOS器件而言，通常指器件栅电极所决定的沟道几何长度)，也可定义为最小线条宽度与线条间距之和的一半。减小特征尺寸是提高集成度、改进器件性能的关键。特征尺寸的减小主要取决于光刻技术的改进。集成电路的特征尺寸向深亚微米发展，目前的规模化生产是0.18μm、0.15μm、0.13μm工艺， Intel目前将大部分芯片生产制成转换到0.09μm。下图自左到方给出的是宽度从4μm~70nm按比例画出的线条。由此，我们对特征尺寸的按比例缩小有一个直观的印象。

4.芯片面积(Chip Area)随着集成度的提高，每芯片所包含的晶体管数不断增多，平均芯片面积也随之增大。芯片面积的增大也带来一系列新的问题。如大芯片封装技术、成品率以及由于每个大圆片所含芯片数减少而引起的生产效率降低等。但后一问题可通过增大晶片直径来解决。

5.晶片直径(Wafer Diameter)为了提高集成度，可适当增大芯片面积。然而，芯片面积的增大导致每个圆片内包含的芯片数减少，从而使生产效率降低，成本高。采用更大直径的晶片可解决这一问题。晶圆的尺寸增加，当前的主流晶圆的尺寸为8吋，正在向12吋晶圆迈进。下图自左到右给出的是从2吋～12吋按比例画出的圆。由此，我们对晶圆尺寸的增加有一个直观的印象。