分析基于BST技术PCB测试系统

      本文系统的分析了基于BST技术的PCB测试系统< xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" />

一、BST的基本组成

　　BST电路按照IEEE1149.1标准构成,其中含有测试存取通道TAP及控制器、指令寄存器IR和测试数据寄存器组TDR。测试存取通道TAP是一个5芯引脚(其中l芯为复位端)的连接器。TAP控制器是一个16状态的状态机,可产生时钟信号和各种控制信号(即产生测试、移位、捕获和更新等信号),从而使指令或测试数据移入相应的寄存器,并控制边界扫描测试的各种工作状态。

　　1、测试时钟输入端TCK

　　TCK信号允许集成电路IC的边界扫描部分与系统内的时钟同步并独立工作。

　　2、测试方式选择输入端TMS

　　测试方式选择TMS引脚为控制信号,其决定TAP控制器的工作状态。TMS须在TCK的上升沿之前建立。

　　3、测试数据输入端TDI

　　在测试时钟脉冲TCK的上升沿,通过TDI串入的数据移入指令寄存器或测试数据寄存器,TAP控制器决定移入的数据是指令或测试数据。

　　4、测试数据输出端TDO

　　在测试时钟脉冲TCK的下降沿,通过TDO从指令寄存器或测试数据寄存器串出数据,TAP控制器决定串出的数据是指令或测试数据。

　　二、PCB的测试系统

　　1、测试系统结构

　　其硬件包含通用的PC机、BST测试仪和串行BST信号电缆(含有4路信号的总线,其图中数字含义如下:1为TDI、2为TCK、3为TMS、4为TDO)。测试仪通过标准并口与PC机连接,通过串行信号电缆与PCB上的测试存取口TAP相连。

　　假设印制电路板上有A、B、C三个模块,模块可以是由单个芯片或多个芯片构成的。它们是按IEEE1149.1标准设计的,即在芯片的I/O管脚处增加BS寄存器(模块中虚线经过的位置)，可进行边界扫描测试。若所设计的数字系统或设备有多块PCB，可通过串行信号电缆与PCB相连。使用者可以通过编程来灵活选择需测试的芯片、模块或整个PCB。

　　2、测试系统原理

　　测试者可根据PCB的网表和器件模型，利用PC机软件编程自动生成检测电路故障的测试图形。PC机应有两个至少32位I/O管脚的插板，这样可形成32位读/写管脚，方便读和写操作。

　　测试软件应包括预处理器和执行单元。其中预处理器读出测试图形并获取这些图形可能的关系,得到的结果是一组文件,包括存储和控制信息。执行单元装入上述文件,然后执行测试。过程为先读存储信息,把数据置于输入端口,从适当的输出端口读取数据,并同预期的结果进行比较。若发现故障,将产生一个故障报告,并标明故障的位置,最后加入诊断程序,给出故障的具体位置。

　　3、测试内容

　　测试PCB的I/O管脚的连线。因为PCB的I/O管脚为测试仪提供了唯一的存取通道;

　　测试PCB上IC芯片的完整性,在芯片的装配过程中,IC芯片或许己损坏。可采用内建自测试和内部测试,以验证芯片的好坏;

　　测试PCB上IC芯片互连的开路与短路故障,可采用外部测试加以验证:

　　测试PCB上总线的完整性,通过其测试可检测与总线相连的IC芯片I/O管脚是否存在开路故障。