首页 > 电子设计 > EMC/EMI 设计 > 电磁兼容技术问答 > 一个电容TP方面ESD的问题

一个电容TP方面ESD的问题

录入：edatop.com 点击：

各位大侠：
现手头上现有几个项目，整机平台是展讯8810，电容芯片用的是FT6206,ESD测试时将屏幕朝下自动跳点（有时不打静电屏幕朝下，用手感应静放电线也会出现自动跳点），从TP软件上进行处理，效果会好点，但终始优化不彻底，同时也牺牲了TP灵敏度；后来连TP芯片我们都换了不同厂家试产还是不行，屏接地效果也查了，几个项目都快挂了，网上求救请都高手们

看下TP原厂能否调试TP固件灵敏度版本，这个需要高手去处理。然后再TP模组厂那边找原因，那个FPC排线是否是刷了双层ESD保护漆的？

是通道线，芯片厂是审核过了，但是模组厂有没有做到啊？另外，12K不过还是8K不过？

你用的是敦泰那家代理的TP芯片？是我家的吗？我家是恒诚科技有限公司。需要解决问题可详聊Q2734875

是指通道线吗？这个最外围是走地线隔开的，立项时叫芯片厂也审核过的，有一定的安全距离，还有就是几个模组厂都出现了此问题，郁闷，求解中

TP的lense走线外围应该用地线隔开的并且需要有一定的距离，这个距离TP的模组厂没有控制好，所以造成了打ESD有跳屏现象。让厂家修改这个走线吧。单纯从软件上来规避恐怕已经没有办法了。

不知道lz是怎么检查地的说地没有问题。
不过你这个情况属于静电的辐射干扰数据线造成的。
只能通过更好的保护数据线来解决。
因为从你的软件修改上就可以看出，降低tp灵敏度，也就是延长tp的响应时间，即所谓的保持电平就可以改善，说明静电引起了一些数据的跳变，导致了数据错误。

搞到后来还有没有办法，只有放在耦合板上就好，只好评估着过了

抓一下LOG,看一下是哪出问题了，我怀疑是IOVCC上的电源
你可以在电源上串电阻试试，2欧以内的

当TP无效时，测试的VDD与正常时一样，未发现异常现象，谁能更清楚地描述下电容TP上6PIN脚与PMU之间具体关系与工作原理及正确波形时序图！（VDD,EINT,SDA,SCL,RESET,GND)

TP是通过IIC和主芯片通讯的吧，
如果是可以在IIC通上串联磁珠，磁珠选型要注意根据IIC通讯实际速率选择，不要选择阻抗太大的，如果没有合适的磁珠可以串小电阻并电容的方式，注意电容不要超过IIC电容不超过400pf的限制
关于只有拔电池才能解决的问题可能是TP电源受干扰后耦合到了PMU导致异常，这个可以在失效后测量一下tp的电源

问题一直没得到解决，现在用联永的控制芯片也是一个问题：总是主面朝下时出现触屏无效，按下POWER键后触屏又OK(有时必须将电池拔出重开机触屏才有效),目前优化TP fw只能解决按POWER后触屏可复的故障现象，如果是必须要拔电池重开机触屏才正常的话优化TP 始终搞不定，被静电问题头都搞大了。
从现象来看好像是系统死掉了，有哪位大侠能指教下

垫本书屏幕朝上有没有问题？

不用垫书，屏幕朝上都没有问题

最怕的就是写着”如图XX所示“，但就是没有图。

EMC电磁兼容设计培训套装，视频教程,让您系统学习EMC知识...

射频工程师养成培训教程套装，助您快速成为一名优秀射频工程师...

上一篇：ESD整改经验分享
下一篇：华为和中兴，EMC岗位对比