• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > EMC/EMI 设计 > 电磁兼容技术问答 > 问大家一个问题——DDR CLK辐射超标

问大家一个问题——DDR CLK辐射超标

录入:edatop.com    点击:
可以将串联电阻值改变降低辐射大小吗?谁有这方面的经验?

1.看看PWB走线是否能走在内层,用地包起来。如果线走在表层,要debug的话,用铜箔什么的糊起来,把铜箔接上地,屏蔽起来。或者用吸波材料贴上试试(吸波材料要选择合适)
2.加大串联电阻值试试

首先,这个串联电阻的值不可以随便改,因为这个阻值从SI角度考虑是用来串联匹配的,如果改变了这个值可能信号失真会很严重,眼图过不了,
但是几乎可以肯定的是如果你增大这个阻值EMI一定会减小,因为匹配电阻阻值增大就意味着终端的充放电时间延长,就是说信号的上升沿会变得缓慢,这样的话对于EMI来讲肯定是有好处的,但是对于SI来讲可能会是噩梦。

DDR的辐射只能两种方法来解:
1.调展频来克服;
2.屏蔽接地的方法,用法拉第罩屏蔽;

新手学习了

请教一下,DDR走线都是怎么测试的?有没有特别注意的地方?

有道理。

学习了,

在保证信号完整的基础上,1可以由软件将DDR信号工作频率调宽;2可以做屏蔽处理;3可以串联适当的电阻。

学习中!

我们做相机产品也碰到DDR引起EMI测试不过,我们的做法是串电阻方式和软件修改方式,因为电阻过大,机器不能正常工作.这时就要软件去调式.

DDR 容量的选取 也是一个问题?
各位高手 给个 准确答案

EMC电磁兼容设计培训套装,视频教程,让您系统学习EMC知识...

射频工程师养成培训教程套装,助您快速成为一名优秀射频工程师...

上一篇:轻松解除ESD之静电干扰《免费分享》
下一篇:关于CE认证的问题

EMC培训课程推荐详情>>

EMC电磁兼容视频培训教程EMC 电磁兼容设计专业培训视频套装,3门视频教程,让你系统学习电磁兼容知识和应用【More..

易迪拓培训课程列表详情>>

我们是来自于研发一线的资深工程师,专注并致力于射频、微波和天线设计工程师的培养

  网站地图