------DDR的问题

录入：edatop.com 点击：

请教高手DDR_CLK一般是多少啊？是高速的么？

请路过的高手解答一下呀！

一般采用差分对提供DDR时钟信号。ck505等clock generator将外置14.318MHz晶振的信号进行倍频以及进一步处理，然后给MCH提供时钟信号，这时候出来的信号大概有95MHz。然后MCH给DDR提供多少我就忘记了。

十分感谢楼上的解答了,谢谢！

時鍾信號经过北桥出來由 M_CHB_CLK 400/333MHz 給DDR的吧
電路圖上是這麼的

DDR_CLK的頻率由主板決定,如果主板支持667/800的DDR,那麼当667的DDR插到主板,則DDR的
CLK就是333MHz,如果插800的DDR, 則DDR_CLK為400MHz,

十分感谢各位的解答,谢谢了,我的主板支持667/1066的DDR.
真的十分感谢各位了！

1066的DDR是clk是266，一般除以4就对了，好像都是四倍倍频！

EMC培训课程推荐详情>>

EMC 电磁兼容设计专业培训视频套装，3门视频教程，让你系统学习电磁兼容知识和应用【More..】

易迪拓培训课程列表详情>>

我们是来自于研发一线的资深工程师，专注并致力于射频、微波和天线设计工程师的培养