- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
求助：关于晶振的谐波
录入：edatop.com 点击：
目前我遇到这样一个问题，数字芯片出来的时钟信号谐波非常大并且持续了非常高的谐波分量，如它的三次谐波(12dB)较工作频点信号仅低大概2dB;它的三十次谐波都有－28dBm之大；现在的衰减电路对于低频效果不大，并且信号输出口上无法直接采用无源器件做衰减电路，必须引出一段后才能加衰减，我向请问一下：
（1）。能不能在信号输出口采用微带电路构造截至频率低的低通滤波电路
（2）。它的产生原因可能在什么地方？
请大家帮助分析一下，谢谢了。
（1）。能不能在信号输出口采用微带电路构造截至频率低的低通滤波电路
（2）。它的产生原因可能在什么地方？
请大家帮助分析一下，谢谢了。
首先我们得了解你的晶振的频率是多少，你的处理器工作的频率是多，内部是否会倍频，你目前所测到的谐波信号是在哪里测到的，如何测试的？
1、输出端采用滤波电路是有一定的效果，但是我怀疑即使暂时解决了，可能仍然有很大的隐患。因此还是需要在源头遏制才是王道；
2、芯片时振信号是怎么产生的？基于外部时振还是？如果是通过外部时振产品的需要从源头加强：尽量选择非泛音时振，增加选频电路，中间传输布线控制，buffer必须采用专用时振驱动芯片，时振芯片的电源滤波处理等。如果是芯片自己通过程序模拟产生的，本身就可能存在问题使用。可能在总体设计阶段就需要杜绝的一个东西。
EMC电磁兼容设计培训套装，视频教程,让您系统学习EMC知识...
射频工程师养成培训教程套装，助您快速成为一名优秀射频工程师...
上一篇：LCD影响到手机接收灵敏度问题
下一篇：静电的频率大概是多少呢？
