“ON CHIP ESD防护设计”高级培训班

静电放电（ESD）现象在半导体行业中是普遍存在的。它随时可能发生在半导体器件和集成电路的制作、测试、封装直到用户使用的任何过程中。近期美国公布了涉及10多个行业因静电放电造成的损失调查结果，平均每年的直接经济损失高达200多亿美元，仅电子工业部门每年因静电危害损坏电子元器件的损失就高达100多亿美元。每年因静电击穿而造成失效的芯片占总失效芯片的35%。ESD的保护变得越来越重要。
随着深亚微米及纳米级IC工艺的发展和射频、高速集成电路产品的开发，静电放电现象的破坏力日益增强。传统的二极管静电保护方法，已经不能满足业界对静电防护标准的要求。如何保护集成电路不被静电击穿，已成为各半导体代工企业越来越重视的问题。静电放电防护设计也成为集成电路设计企业要重点解决的一个关键问题，
为了提高国内On Chip ESD防护设计水平，交流ESD防护设计经验，浙江大学ESD实验室协同国家集成电路设计杭州产业化基地和杭州国家高新技术产业开发区人才中心，邀请到美国和台湾来自大学和企业界资深ESD专家和著名TCAD软件及ESD测试设备供应商，共同举办On Chip ESD防护设计培训班。该培训班获得了IEEE EDS的支持。
培训班共计四天，用中、英文授课。面向全国招生。
一、培训大纲及内容：
T1. 集成电路片上ESD防护知识
1 ESD简介以及ESD测试模式。
2 ESD防护器件结构：二极管/三极管/场效应管/晶闸管。
3 输入端，输出端的ESD防护电路。
4 混合信号，射频和全芯片级ESD防护的特别设计。
T2. 钳位单元设计
1.CMOS工艺中关键ESD元件设计。
2.以可控方式泄放ESD电荷的钳位单元设计。
3.影响ESD防护性能的设计因素考虑。
T3. ESD仿真工具TCAD的应用
1. 利用TCAD工具对ESD基本防护器件进行直流仿真、电路器件混合仿真的方法。
2. 利用TCAD工具对ESD防护器件的极值温度，极值功率进行仿真的方法。
3.ESD仿真物理模型参数的选择。
4.ESD仿真收敛性问题解决方案。
T4. 芯片级ESD设计和应用
1. 帮助设计者理解客户的ESD需求指标。
2. 将客户需求转化为和选定工艺条件相兼容的ESD结构，满足ESD设计指标，并且不干涉电路的正常工作。
3. 一个阐明上述过程的实例。
T5. ESD测试及标准
1. ESD测试标准简介和分类
2. HBM模式测试方法与步骤
3. MM模式测试方法与步骤
4. CDM模式测试方法与步骤
T6. 射频ESD设计
1. 射频ESD简介。
2. 射频ESD测试专题。
3. 射频ESD防护建模。
4. 射频ESD 防护设计。
5. 射频功能完整性的ESD优化。
6. 利用工艺仿真器和器件仿真器来进行射频ESD辅助设计。
T7. 晶闸管类ESD防护器件设计
1. 晶闸管ESD防护器件工作机理以及晶闸管类器件设计可能出现的问题。
2. 对不同种类晶闸管器件结构的回顾。
3. 晶闸管的标准化设计方法论。
4. 晶闸管器件直流和混合模式的TCAD仿真。
T8. MOSFET建模
1. 双栅MOSFET
2. 三栅MOSFET
3. 环绕状栅MOSFET
4．FinFET
二、专家简介：
JJ Liou教授: IEEE EDS副主席、美国UCF大学副院长的J.J. Liou教授、浙大光彪特聘教授。他从政府机构和业界获得了超过7百万美金的研究合同，包括NSF, DARPA, Navy, Air Force, NIST等机构和Semiconductor Research Corp., Intel Corp., Intersil Corp., Lucent Technologies, Alcatel Space, Conexant Systems, Texas Instruments, Fairchild Semiconductor, Analog Devices, RF Micro Device, Lockheed Martin等企业，并在美国、中国大陆、日本、台湾地区和新加坡等国家和的多个研究实验室和公司主持研究或作顾问。
James E. Vinson博士: Intersil高级研究员、研究中心可靠性部门经理。Intersil是美国一家生产模拟器件、通讯及计算机产品的国际公司，也是美国模拟器件的主要生产厂家，去年产值仅次TI和ANALOG，位居全美第三，Intersil产品以可靠性高、防静电抗EMI能力强作为强项。这次请到Intersil公司在美国Florida总部研究中心的可靠性研究组的主任James E. Vinson，从企业实践者的角度来为我们讲解在工业领域如何设计IC的ESD保护电路。
TE-KUANG CHIANG教授: 台湾科技大学电子工程系主任，2006 IEEE icssic特邀讲员。曾任职LSI公司，研究领域为VLSI device simulation and modeling including SOI, Double-gate, Tri-gate, and Surrounding-gateMOSFET’s
Zhiwei Liu: 美国UCF大学微电子专业博士研究生，曾任职于美国Intersil、Analogy公司，多年从事ESD设计和研究，特别对基于SCR的ESD有多年的实践经验，设计的很多SCR的ESD保护电路在Intersil、Fairchair、Semiconductor等很多家公司的产品上得到应用。
三、时间地点及费用：
时间：2007年5月18日-22日
地点：杭州高新技术产业开发区人才中心（杭州文三路199号一号搂四楼）
培训费：3200元人民币/人（杭州高新区IC企业优惠）。食宿自理。
请在4月30日前将回执传真或Email返回。培训费现场支付。
四、联系人及联系方法：
联系人：霍老师 电话：0571-87951705-204，81823880 传真：0571-87953116
Email: huo@zju.edu.cn
杭州高新区企业请联系吴老师 电话：28876592、28876598 传真：88848381
Email: training@hhrc.com.cn
浙江大学信息学院ESD实验室
国家集成电路设计杭州产业化基地
杭州国家高新技术产业开发区人才中心
2007年4月17日
【文件名】:07419-OnChipESD培训班简章0417.rar
静电放电（ESD）现象在半导体行业中是普遍存在的。它随时可能发生在半导体器件和集成电路的制作、测试、封装直到用户使用的任何过程中。近期美国公布了涉及10多个行业因静电放电造成的损失调查结果，平均每年的直接经济损失高达200多亿美元，仅电子工业部门每年因静电危害损坏电子元器件的损失就高达100多亿美元。每年因静电击穿而造成失效的芯片占总失效芯片的35%。ESD的保护变得越来越重要。
8MILMYP5.rar (12.33 KB)