关于DDR CLK 的问题

录入：edatop.com 点击：

大家好，请大家给指教一下。
DDR 的CLK 是差分信号，为什么差分信号的两条信号线之间加了一个电阻呢？具体的阻值我记不大清楚了。
谢谢各位了！

我也很期待，希望能有答案！@

应该是匹配电阻

这个是差分线阻抗匹配电阻一般100欧姆

DDR 的CLK 是差分信号，为什么差分信号的两条信号线之间加了一个电阻呢？
=這是差分信号端接電阻，理想值等於差分线特性阻抗。有的90, 有的100欧姆。

我的一块板上是150ohm

差分阻抗匹配。

这个电阻应该是起到一个阻抗匹配的作用吧，保证信号的完整性。

谢谢各位的回答，小弟了解了

谢谢！

继续等高手解答

是端接电阻，阻抗匹配用的。

EMC培训课程推荐详情>>

EMC 电磁兼容设计专业培训视频套装，3门视频教程，让你系统学习电磁兼容知识和应用【More..】

易迪拓培训课程列表详情>>

我们是来自于研发一线的资深工程师，专注并致力于射频、微波和天线设计工程师的培养