针对共模浪涌雷击试验的开关电源设计

    关键词：雷电冲击；SMPS；变压器

    引言

    消费电子产品制造商在产品量产之前，通常都对产品进行雷击试验，以确保设备不会在工作时被雷击中断工作甚至损坏。本文向开关电源(SMPS)电路的设计者提供一些建议，指导如何恰当地设计SMPS以避免由雷击造成的故障或者破坏。

    浪涌雷击试验标准概述

    欧洲标准IEC61000-4-5和日本标准JEC210/212是目前两种主要的浪涌雷击试验标准。表1显示了两种标准之间的差别。

    图1显示了雷击试验的电流波形。对于一个8~20ms的波形，T1=8ms、T2=20ms。通常，试验中雷击电压的范围从±2kV到±16kV，步长为±2kV，施加在电源线之间或一条电源线与被测设备(EUT)机架的地之间，即L-N、L-G和N-G。冲击的功率直接加载到EUT中的SMPS上，因此必须保证SMPS不会被毁坏，并且在冲击电压被施加后还能正常工作。在1990年代初IEC61000-4-5标准出现以前，大多数设备制造商使用的都是JEC210/212标准。之后，IEC61000-4-5标准得到了广泛应用。

    试验环境

    图2显示了浪涌雷击试验的测试环境。使用带有外部SMPS适配器的LCDTV作为EUT。浪涌雷击发生器是一个能产生特定波形的理想电压源，它有一个固定的输出阻抗，参见表1。交流电源通过隔离变压器对SMPS适配器供电，对于差模冲击试验，冲击电压施加在SMPS适配器的交流电源线之间，而对于共模冲击试验，则施加在一条交流电源线和机顶盒调谐器的输入插座上的地连接之间。在每个电压步长(2kV-16kV)和每种极性上，分别进行5次试验。

    雷击电压对IC的干扰

    图3显示了一个进行雷击试验的电路实例。此电路由一个带有CoolSET-F3PWM控制器的反向转换器构成。冲击信号施加在零线和地平面之间。图中显示了可能的冲击电流通路，T1、T2和T3。I1是通过位于零线和地之间的Y型电容CY1的电流。通常I1在桥式整流器前就被限制，因此PWMIC无法检测。I2是通过EMI电容C4的电流，I3是从变压器次级线圈的地到初级线圈的地之间的电流。如图所示，I2和I3可能会对ICGND产生潜在的影响，具体取决于PCB的设计。如果IC有引脚直接连到储能电容正极的高电压上，则I4也会对IC产生影响。

    假设Z是粉红色的PCB引线的阻抗，则IC引脚1(Softs)和引脚8(GND)之间的电压为：

    Vsofts_GND=VC7+Z·(I2+I3)(1)

    其中，VC7是软启动电容C7两端的电压。

在雷击发生时，它能够被当作一个固定的电压。由公式(1)可以看出，IC检测到由I2和I3引起的噪声电压。在FB到GND、Vcc到GND和Isense到GND这些IC的引脚电压上，也出现了同样的情况。如果噪声电压过高，IC可能会进入像保护模式这样的错误状态，甚至被损坏。 

    针对雷电冲击试验的SMPS设计考虑

    PCB的主要地线设计。IC引脚是否会检测到噪声信号，与PCB的设计密切相关。因此PCB设计的方针就是将I2和I3分流到不会被IC检测到的其它路径上。建议对下列地线使用“星形”连接，它们是小信号IC地线；大电流CS地线；输入桥式整流器地线；MOSFET散热器地线；Y电容地线(如果Y电容被连接在变压器初级线圈地线和次级线圈地线之间)；变压器辅助绕组地线。如图4所示，这些地线被分开连接，并在储能电容的负极相连。

    使用图4中所示的适当的星形连接后，I2和I3将不再通过绿色的PCB引线，因此IC引脚间的电压上不会再出现任何噪声信号。

    在某些情况下，由于在正常工作时，信噪比太低，因此辅助绕组的地线必须直接连接到IC的地引脚，这样I3在雷击时不可避免地会影响IC管脚。在这种情况下，一种提高对雷电噪声抵抗能力的方法就是将与辅助绕组的地相连的PCB引线设计得尽可能粗，以得到较低的阻抗Z。

    初级线圈GND和次级线圈GND之间的Y电容。图4中Y电容C4的作用是旁路EMI噪声。除了连到初级线圈的地之外，有时也能将C4连到储能电容的正极来达到旁通EMI噪声的目的。这样做将雷电冲击电流I2分流到储能电容的正极，不会再对IC地电平产生影响。但是，如果出于其它的考虑而不能实现，那么C4就只能被连到初级线圈的地端，因此就必须使用上星形连接。

    变压器隔离和屏蔽。I3电流的大小由变压器的隔离电压决定。如果变压器的隔离电压低于雷击电压，则会在初级线圈和次级线圈之间发生瞬时击穿，并且会产生很大的冲击电流。除此之外，很大的冲击电流还会对IC造成干扰，次级整流器的二极管也会在瞬时击穿时承受很高的电压应力，甚至被毁坏。因此，建议使变压器的隔离电压高于雷电冲击试验电压。