如何设计PCB，才可以减小电磁干扰？

　　印刷电路板（俗称PCB）是电子产品中电路元件的载体，提供各电路元件之间的电气连接，是各种电子设备最基本的组成部分，它的性能直接关系到电子设备质量的好坏。随着信息化社会的发展和电子技术的发展，电路的集成度越来越高，电路板的尺寸越来越小，电路板上的元件密度越来越高，电子产品的运行速度越来越快，因此由其自身产生的电磁干扰问题和兼容性问题显得更加突出，所以，如何减小PCB板的电磁干扰成为当今电子技术的热门话题。一个电路板的电磁兼容问题是一个电子系统能否正常工作的关键，影响着电路或系统工作的可靠性及稳定性，为此在进行PCB设计时要有效解决电磁干扰问题。

　　在电磁干扰的原因，总结出在PCB设计时应考虑的减小电磁干扰的措施与原则。

　　1 电路板存在电磁干扰的原因

　　在由开关电源和微处理器构成的高速电子系统中，电路板的电磁干扰主要来自于自身存在的射频干扰源、元器件、基本回路和差模与共模噪声。

　　1.1 电路板上存在的射频干扰源

　　在智能的高速电子系统中，电路板上的射频干扰源主要来自微处理器系统、电源供电系统和振荡器电路。

　　1.微处理器系统

　　微处理器的射频（RF）噪声产生于芯片内部并通过许多不同的可能方式耦合到外部，在所有输入、输出、电源和地同时存在，是潜在的噪声，使到微处理器的每个引脚都可能有问题。而最大的问题是来自微处理器输入和输出引脚（I/O）的噪声。这些噪声主要产生于芯片内部的时钟切换，通过输入和输出引脚连接到内部和外部的电缆并辐射出去，主要表现为短时脉冲波形干扰。

　　2.电源供电系统

　　电源供电系统包括电源稳压器及其稳压器和微控制器端的旁路电容。这些电路是系统中所有射频能量的源头，为芯片内的时序电路提供需要的切换电流。

　　3.振荡器电路

　　振荡器电路为系统提供快速的时钟信号，在数字系统中，由于振荡器的输出缓冲是数字的，因此在将正弦波转化为方波时会在输出侧产生谐波。内部运行产生的任何噪声，比如时钟缓冲，都会在输出端显示出来，并通过元件耦合传播。

　　1.2 其他的电磁干扰原因

　　1.贴片器件和通孔元器件

　　贴片器件（SMD）因为感抗较小和元器件放置较近、在处理射频能量时比引线芯片更好。通常，通孔元器件的引线电容在约80MHz时都会产生自振荡（由容性变为感性）。因此高于80MHz的噪声要受到控制，如果设计中采用通孔元器件就要考虑许多严重的问题。

　　2.基本回路

　　从微处理器传送到另一芯片的每个边缘跳变都是一个电流脉冲，电流脉冲流向接收芯片，流出接收芯片的接地引脚，然后通过地线返回到微处理器的接地引脚，就构成了一个基本回路。这样的回路在电路中到处存在，任何噪声电压和它的附属电流经过最低阻抗路径回到它产生的地方，从而造成影响。一个回路可以是信号线和它的返回路径，电源和地之间的旁路，晶振和微处理器内的驱动器，或者是从电源供应的电压稳压器到旁路电容的回路。回路的几何面积越大，辐射就越强，因此，我们可以通过控制返回路径的形状和阻抗来减轻噪声的传播。

　　3.差模与共模噪声

　　差模噪声是信号通过线路传输到接收芯片，然后沿返回线路返回时产生的噪声。两条线路间存在着差分电压，这是每个信号要完成功能必然要产生的噪声。这种噪声产生的电场强度正比于频率的平方、电流的大小和电流环路的面积，反比于观测点到噪声源的距离。因此，减小差模辐射的方法为：降低电路的工作频率、减小信号环路的面积或减小信号电流的强度。在实际工作中最有效的方法是控制信号环路的面积。

　　共模噪声是电压同时沿信号线和返回线传输，两者之间没有差分电压，由信号线和返回线共有的阻抗引起的噪声。共模阻抗噪声是大多数基于微处理器的系统最常见的噪声源。这种噪声产生的电场强度正比于频率的大小、电流的大小和电缆的长度，反比于观测点到噪声源的距离。减小共模辐射的方法有：降低地线阻抗，缩短线路的长度，使用共模扼流圈。

　　2 PCB的设计原则

　　由于电路板集成度和信号频率随着电子技术的发展越来越高，不可避免的要带来电磁干扰，所以在设计PCB时应遵循以下原则，使电路板的电磁干扰控制在一定的范围内，达到设计要求和标准，提高电路的整体性能。

　　2.1 电路板的选取

　　PCB设计的首要任务是要适当地选取电路板的大小，尺寸过大会因元器件之间的连线过长，导致线路的阻抗值增大，抗干扰能力下降;而尺寸过小会导致元器件布置密集，不利于散热，而且连线过细过密，容易引起串扰。所以应根据系统所需元件情况，选择合适尺寸的电路板。

　　电路板分为有单面板、双面板和多层板。电路板层数的选取取决于电路要实现的功能、噪声指标、信号和网线数量等。合理的层数设置可以减小电路自身的电磁兼容问题。通常的选取原则是：①对于信号频率为中低频，元器件较少，布线密度属于较低或中等时，选用单面板或双面板;②对于布线密度高、集成度高且元器件较多时采用多层板;③对于信号频率高、高速集成电路、元器件密集的选4层或层数更多的电路板。多层板在设计时可单独某一层作为电源层、信号层和接地层。信号回路面积减小，降低差模辐射，为此多层板可以减小电路板的辐射和提高抗干扰能力。

　　2.2 电路板元器件的布局

　　在确定PCB尺寸后，应先确定特殊元件的位置，最后根据电路的功能单元，分块的对电路的全部元件进行布局。数字电路单元、模拟电路单元和电源电路单元应分开，高频电路单元和低频电路单元也应分开。通常，在布置高速、中速和低速电路时，应参考图1的方式排列元器件;在布置带有时钟、CPU、存储器、控制器和输入输出电路时，应参考图2的方式排列元器件。常用电路板的布局原则如下。

　1.确定特殊元件位置的原则：

　　①发热元件应放置在利于散热的位置，例如PCB的边缘，并远离微处理器芯片;

　　②特殊的高频元件应紧挨着放置，以缩短他们之间的连线;

　　③敏感元件应远离时钟发生器、振荡器等噪声源;

　　④电位器、可调电感器、可变电容器、按键开关等可调元件的布局应符合整机的结构需求，方便调节;

　　⑤质量较重的元件应采用支架固定;

　　⑥EMI滤波器应靠近EMI源放置。

　　2.根据电路功能单元对电路的伞部元器件进行布局的原则：

　　①各功能电路应按照之间的信号流向确定相应的位置，方便布线;

　　②每个功能电路应先确定核心元件的位置，并围绕核心元件放置其他元件，尽量缩短元件之间的连线;

　　③对高频电路，应考虑元件之间的分布参数;

　　④放置于电路板边上的元件，应离电路板边缘不小于2mm。

　　⑤DC/DC变换器、开关管和整流器应尽量靠近变压器放置，以减小对外的辐射;

　　⑥调压元件和滤波电容器应靠近整流二极管放置。

　　2.3 电源与地的布线原则

　　PCB的电源与地的布线是否合理是整个电路板减小电磁干扰的关键所在。电源线和地线的设计是PCB中不可忽视的问题，往往也是难度最大的一项设计，设计时应遵循以下原则。

　　1.电源与地的布线技巧

　　PCB上的布线是有阻抗、容抗和感抗等分布参数的特性。为了减小PCB布线的分布参数对高速电子系统的影响，对电源与地的布线原则为：①增大走线的间距以减少电容耦合的串扰;②电源线和地线应平行走线，以使分布电容达到最佳;③根据承载电流的大小，尽量加粗电源线和地线的宽度，减小环路电阻，同时使电源线和地线在各功能电路中的走向和信号的传输方向一致，这样有助于提高抗干扰能力;④电源和地应直接走线在各自的上方，从而减小感抗和使回路面积最小，尽量使地线走在电源线下面;⑤地线越粗越好，一般地线的宽度不小于3mm;⑥将地线构成闭环路以缩小地线上的电位差值，提高抗干扰能力;⑦在多层板布线设计时，可将其中一层作为“全地平面”，这样可以减少接地阻抗，同时又起到屏蔽作用。

　　2.各功能电路的接地技巧

　　PCB各功能电路的接地方式分为单点接地和多点接地。单点接地根据连接形式分为单点串联接地和单点并联接地两种方式，如图3和图4所示。单点串联接地由于各接地导线长度不同，各电路接地阻抗不同，电磁兼容性能降低，常用于保护接地。单点并联接地各电路有独自的接地线，因此相互之间的干扰小，但可能延长接地线，增大接地阻抗，常用于信号接地、模拟接地、电源接地。多点接地是指各电路都有一个接地点，如图5所示。多点接地常用于高频电路，具有接地线短，接地阻抗值较小，减少高频信号的干扰。

为了减少接地带来的干扰，接地也要满足一定的要求：①接地线尽可能要短，接地面要大;②避免产生不必要的接地回路，减小公共接地的干扰电压;③接地原则是对于不同信号采取不同接地方式，不能把所有接地采取同一接地点;④在设计多层PCB时，要把电源层和接地层尽可能放置在相邻的层中，以便电路中形成层问的电容，减小电磁干扰;⑤尽量避免强电和弱电信号，数字和模拟信号共地。

　　3.放置格栅化平面

　　对两层板来说，格栅化是最重要的设计技术。格栅化是在PCB上延伸地线并使用地填充模式来构建连接到地的格栅网络，构成一个有效的地平面，和四层板一样能够减小噪声。它有两个目的：①模仿四层板的地层，为每一条信号线提供处于下方的返回路径;②降低微处理器和电压稳压之间的阻抗。设计时应注意的原则是：①每条地线延伸尽可能填充印刷电路板的空间;②在两层板上尽可能多的放置格栅;③尺寸上合适时使用尽可能多的通孔将顶层和底层的格栅连接起来;④线路不一定要直角或同样的宽度。

　　4.高频去耦电容和铁氧体磁珠的使用

　　数字电路中，当逻辑门的状态发生变化时，会在电源上产生一个很大的尖峰脉冲，形成瞬间的噪声电压，这种情况普遍采用去耦电容或铁氧体磁珠来限制电流的突然变化，减小辐射。通常在每个芯片的电源和地之间加上容量约为0.01μF～0.1μF的高频去耦电容，在靠近芯片的电源线上放置铁氧体磁珠，以阻断来自电源线的射频电流源。设计时应尽量做到：①采用钽电容，而不要使用铝电解电容，后者具有较大的内部电感;②电容距离芯片越近越好，去耦电容的引线不宜太长;③铁氧体磁珠只用在+V的电源线上，不用在地线上;④铁氧体磁珠尽量靠近噪声源放置。

　　2.4 信号线的布线原则

　　1.减小线路的容性和感性串扰

　　布线时，即使在很短的距离内并行走线的线路之间也存在容性和感性串扰。容性耦合时，源端的上升沿会在受害者上引起一个上升沿。感性耦合时，受害者上的电压改变与源端的改变正好相反。大部分串扰都是容性的，噪声的大小正比于并行的距离、频率、源端电压的振幅和受害者的阻抗，反比于两条线路离开的距离。因此减小串扰的措施有：①使连接到微处理器的携带射频噪声的线路远离其他信号;②应将可能成为噪声受害者的信号的返回地线走线在其下方;③不要在电路板的外部边缘走噪声线路;④如果可能，将一些噪声线路走线在一起然后用地线包围;⑤使非噪声线路远离电路板上容易接收噪声的区域，比如接插件、振荡器电路、继电器和继电器驱动器。

　　2.合理安排返回地线数目

　　在计算机工业中，电缆或导线中每9条信号线至少要有1根地线，这是很普遍的经验。高速时，这个比例变到5：1。可以在设计信号线和返回线路时考虑的原则：①最好是电缆中的每条信号线都有一条返回地线，组成双绞线对;②不要超过每9条信号线有一条返回地线;③如果电缆超过一英尺长，应该每4条信号线有一条返回地线;④如果可能，应该使用一个实心金属支架作为机械支架，焊接在两块电路板之间，既作为安装支架，也作为可靠的射频返回地线。

　　3.其他的布线原则

　　①用作导线的铜箔在90度转弯处会使导线的阻抗不连续，有可能产生反射干扰，所以应将90度的导线改成135度的走线，这样有助于减少发生反射干扰;②双面布线的PCB，上下两层的布线应垂直交叉，以减少耦合，有利于抑制干扰;③采用隔离走线，在许多不得不平行走线的电路布线时可考虑在两条信号线中加一条接地的隔离走线;④所有线路尽量沿直流地铺设，尽量避免沿交流地铺设;⑤采用短接线，在线路无法排列或只有绕大圈才能走通的情况下，干脆用绝缘“飞线”连接，不用印刷线，或者用阻容元件引线直接跨接;⑥直流电路应远离交流电路布线，输入信号线与输出信号线应分开;⑦信号走线不要有分支，应连贯地从一个元件到下一个元件，以避免反射干扰或谐波干扰;⑧时钟等高频信号线应靠近地线进行布线，使环路面积最小，以减小差模辐射。

　　3 结束语

　　想完全消除电子产品中的电磁干扰是不可能的，我们只能采取必要措施减小电磁干扰，使电磁干扰控制在一定范围内，而一个良好的印刷电路板的设计，是减小电磁干扰的重要环节。在印刷电路板设计时，可参考以上所提到的设计原则，但这些原则并不是一成不变，应该根据具体电路情况，灵活应用各种抗干扰的方法，才能最大程度地满足电磁兼容的要求，这需要设计者平时的经验积累和总结。