PCB设计误区——“电源加磁珠”，想说爱你不容易（上）

讨论滤波电容的位置与PDN阻抗的关系，提出“全局电容”与“局部电容”的概念。能看到当电容呈现“全局特性”的时候，电容的位置其实没有想象中那么重要。

上一个话题结束的时候，很多网友提出电容的位置问题：“滤波电容有自己的滤波半径，所以重点在于滤波电容正端与芯片电源引脚的距离”。这个互动实在是配合的太好了，高速先生和你握手哈。

传统的说法，电容有其滤波半径，低频电容滤波半径大，所以布局的时候可以放的稍微远一些。并且常规来说，单纯滤波作用的低频电容不要扎堆布局，讲究均匀摆放。而中高频电容的滤波半径较小，需要严格靠近芯片管脚放置，不能离得太远，要不然电容就“不起作用”了。

这个说法，作为我们滤波电容布局的设计指导，没有问题，依旧是正确的指导原则，这个不是我们要讨论的设计误区。不过开场白里面说了，高速先生，就是要追根究底，看看电容的滤波半径到底是怎么回事？

首先，滤波半径还是基于著名的四分之一波长理论。（四分之一波长理论在高速先生的各种文章会反复多次出现，为了方便大家理解，我们会专题讨论各种四分之一波长的问题，这里就不再赘述，如果觉得理解这篇文章有问题，可以单独和高速先生进行讨论） 电容去耦半径理论认为，当电容的位置距需要滤波的器件（管脚）的距离刚好是四分之一波长的时候，电容的补偿电流和信号噪声电流相位刚好相差180度，滤波失效。所以为了保证电容的滤波作用，要求电容的位置距需要滤波的器件（管脚）的距离小于1/10的四分之一波长，当然，更严格的要求希望小于1/20的四分之一波长。

大家看到这，估计有点烦躁了，有的人说，这个我早就知道了。也有人说，不是叫“看得懂的高速设计”吗，你说的这些我看不懂。那我们就来看看常见的滤波电容的滤波半径。（这里我们为了计算的简化，假设电容的ESL为0.4NH，电容的安装电感为1.5NH。具体的电容安装电感问题，在上一个专题的第四篇文章里面讨论过了，大家可以参考）

看到这里，估计很多PCB设计师会大吃一惊？我们常用的0.1 uf电容，在考虑四十分之一波长的时候，电容的有效去耦半径居然有12英寸。就算严格点考虑两百分之一波长，也有将近2英寸的去耦半径。我们在滤波电容布局的时候，这个去耦半径还是问题吗？

前面的文章讨论过，由于去耦电容只是电源供电网络的一部分，同时高频噪声会更加依赖电源地平板电容及封装内的滤波电容甚至是Die电容来滤除。10Nf或者更小的1Nf电容，在电源滤波系统中的作用会越来越小。在大部分的设计中，0.1 uf电容就是板级系统设计的时候，电源滤波系统中用到的最“高频”的电容了。

借这个机会，再和大家讨论下高速先生讨论PCB设计误区的出发点：很多理论其实没有错，只是我们在使用的时候没有真正知其所以然，所以设计中想当然的“过设计”很多。这类“过设计”有时候并没有坏处，只是当设计出现“恶劣”情况并需要“取舍”的时候，会造成一些困难。

比如电容的去耦半径问题，大家都有这个概念，然后都知道“小”电容（高频电容）的去耦半径很小，需要严格靠近芯片管脚。这个设计原则没有错误，只是当数码消费类产品由于更小的面积，更低的成本以及结构的要求（如厚度），需要我们把电容单面布局，放在和BGA的同一面的时候，很多人困惑了，电容离芯片的电源管脚这么远（有时还要考虑3mm或者5mm的返修间距，就更远了），电容还能起作用吗？

由此引申的另一个问题，和我们的这次的主题相关，先提前预告一下：我们做设计的时候，很喜欢把同种类的数字电源，对不同芯片进行供电的时候，用磁珠隔离一下，希望能避免不同芯片之间同种电源的干扰。电容的作用范围这么大，磁珠隔离了“想象中”的芯片间电源轨道的干扰的同时，会不会也阻碍了电容的作用呢？

本节的结尾，再给大家看一个图片，也是关于电容的去耦半径和作用范围的。之前讨论的谐振频率的四分之一波长，还是有局限性的，首先电容起作用的最高频率不止是谐振频率。其次，作用范围还得考虑你设定的滤波效率。理论是复杂的，任重而道远，多前进一些，真相就更清晰一点。

当然，本节的结论还是继续有效的，我们常用的0.1uf电容，滤波半径远远比我们想象的要大。