- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
第三讲 PCB的EMC布线技术和去耦电容走线实例分析
录入：edatop.com 点击：
本期大讲台推出EMC工程师网友杨鹏关于高速PCB的EMC设计的学习力作：详细完整的一一剖析高速印制电路板中布局、布线、接地的EMC设计，并通过具体的实际案例，重点介绍高速印制电路板中的I/O端、混合数/模、时钟、电源、信号完整性等电磁兼容设计。全文中所列的设计规则，可以帮助大家在PCB设计中解决大部分的电磁兼容问题，再通过少量外围瞬态抑制器件和滤波电路及适当的外壳屏蔽和正确的接地，就可以轻松完成一个满足电磁兼容要求的产品。
第一讲 PCB元器件的EMC布局设计
第二讲 PCB的EMC布线之分割、反射干扰抑和去耦电容配置
PCB EMC设计十大布线技术
（1）过孔：过孔一般被使用在多层印制线路板中。当是高速信号时，过孔产生1到4nH的电感和0.3到0.5pF的电容。因此，当铺设高速信号通道时，过孔应该被保持绝对的最少。对于高速的并行线（如地址和数据线），如果层的改变是不可避免，应该确保每根信号线的过孔数一样。
（2）45度角的路径：与过孔相似，直角的转弯路径应该被避免，因为它在内部的边缘能产生集中的电场。该场能耦合较强噪声到相邻路径，因此，当转动路径时全部的直角路径应该采用45度。图5是45度路径的一般规则。
（3）短截线：如图 6所示短截线会产生反射，同时也潜在增加辐射天线的可能。虽然短截线长度可能不是任何系统已知信号波长的四分之一整数，但是附带的辐射可能在短截线上产生振荡。因此，避免在传送高频率和敏感的信号路径上使用短截线。
（4）树型信号线排列：虽然树型排列适用于多个PCB印制线路板的地线连接，但它带有能产生多个短截线的信号路径。因此，应该避免用树型排列高速和敏感的信号线。
（5）辐射型信号线排列：辐射型信号排列通常有最短的路径，以及产生从源点到接收器的最小延迟，但是这也能产生多个反射和辐射干扰，所以应该避免用辐射型排列高速和敏感信号线。
（6）不变的路径宽度：信号路径的宽度从驱动到负载应该是常数。改变路径宽度时路径阻抗（电阻，电感，和电容）会产生改变，从而产生反射和造成线路阻抗不平衡。所以最好保持路径宽度不变。
（7）洞和过孔密集：经过电源和地层的过孔的密集会在接近过孔的地方产生局部化的阻抗差异。这个区域不仅成为信号活动的“热点”，而且供电面在这点是高阻，影响射频电流传递。
（8）切分孔隙：与洞和过孔密集相同，电源层或地线层切分孔隙（即长洞或宽通道）会在电源层和地层范围内产生不一致的区域，就像绝缘层一样减少他们的效力，也局部性地增加了电源层和地层的阻抗。
（9）接地金属化填充区：所有的金属化填充区应该被连接到地，否则，这些大的金属区域能充当辐射天线。
（10）最小化环面积：保持信号路径和它的地返回线紧靠在一起将有助于最小化地环，因而，也避免了潜在的天线环。对于高速单端信号，有时如果信号路径没有沿着低阻的地层走，地线回路可能也必须沿着信号路径流动来布置。
PCB EMC设计布线注意事项
采用平行走线可以减少导线电感，但导线之间的互感和分布电容会增加，如果布局允许，电源线和地线最好采用井字形网状布线结构，具体做法是印制板的一面横向布线，另一面纵向布线，然后在交叉孔处用金属化孔相连。
为了抑制印制板导线之间的串扰，在设计布线时应尽量避免长距离的平行走线，尽可能拉开线与线之间的距离，信号线与地线及电源线尽可能不交叉。在一些对干扰十分敏感的信号线之间设置一根接地的印制线，可以有效地抑制串扰。
为了避免高频信号通过印制导线时产生的电磁辐射，在印制线路板布线时， 需注意以下几点：
印刷线路板的布线还要注意以下问题：
下页内容：PCB布线规则和去耦电容走线实例
[p]
PCB布线通用规则：
在设计印制线路板时，应注意以下几点：
(1) 从减小辐射骚扰的角度出发，应尽量选用多层板，内层分别作电源层、地线层，用以降低供电线路阻抗，抑制公共阻抗噪声，对信号线形成均匀的接地面，加大信号线和接地面间的分布电容，抑制其向空间
辐射的能力。
(2) 电源线、地线、印制板走线对高频信号应保持低阻抗。在频率很高的情况下，电源线、地线、或印制板走线都会成为接收与发射骚扰的小天线。降低这种骚扰的方法 除了加滤波电容外，更值得重视的是减小电源线、地线及其他印制板走线本身的高频阻抗。因此，各种印制板走线要短而粗，线条要均匀。
(3) 电源线、地线及印制导线在印制板上的排列要恰当，尽量做到短而直，以减小信号线与回线之间所形成的环路面积。
(4) 时钟发生器尽量靠近到用该时钟的器件。
(5) 石英晶体振荡器外壳要接地。
(6) 用地线将时钟区圈起来，时钟线尽量短。
(7) 印制板尽量使用45°折线而不用90°折线布线以减小高频信号对外的发射与耦合。
(8) 单面板和双面板用单点接电源和单点接地；电源线、地线尽量粗。
(9) I/O驱动电路尽量靠近印刷板边的接插件，让其尽快离开印刷板。
(10) 关键的线要尽量粗，并在两边加上保护地。高速线要短而直。
(11) 元件引脚尽量短，去耦电容引脚尽量短，去耦电容最好使用无引线的贴片电容。
(12) 对A/D类器件，数字部分与模拟部分地线宁可统一也不要交叉。
(13) 时钟、总线、片选信号要远离I/O线和接插件。
(14) 模拟电压输入线、参考电压端要尽量远离数字电路信号线，特别是时钟。
(15) 时钟线垂直于I/O线比平行I/O线干扰小，时钟元件引脚需远离I/O电缆。
(16) 石英晶体下面以及对噪声敏感的器件下面不要走线。
(17) 弱信号电路，低频电路周围不要形成电流环路。
(18) 任何信号都不要形成环路，如不可避免，让环路区尽量小。
去耦电容走线实例分析
减少高速电路或芯片噪声干扰的一个重点就是旁路电容，电容的走线设计关系到其实际的去耦效果[2]，实例如下：
（1）VCC和GND通向电源，噪声电流未经过去耦电容，去耦电容不起作用。
（2）GND将噪声导入系统GND中，噪声电流部分通过去耦电容，去耦电容效果微弱。
（3）GND将噪声导入系统GND中，噪声电流部分通过去耦电容，去耦电容效果微弱
（4）VCC和GND通向电源，噪声未经过去耦电容，去耦电容不起效果
（5）GND未短接入去耦电容，在GND与去耦电容之间存在高频阻抗，去耦电容效果较差。
（6）去耦电容被正确连接到CPU和电源，高频干频电流将经由去耦电容，去耦效果最好。
第一讲 PCB元器件的EMC布局设计
第二讲 PCB的EMC布线之分割、反射干扰抑和去耦电容配置
第一讲 PCB元器件的EMC布局设计
第二讲 PCB的EMC布线之分割、反射干扰抑和去耦电容配置
PCB EMC设计十大布线技术
（1）过孔：过孔一般被使用在多层印制线路板中。当是高速信号时，过孔产生1到4nH的电感和0.3到0.5pF的电容。因此，当铺设高速信号通道时，过孔应该被保持绝对的最少。对于高速的并行线（如地址和数据线），如果层的改变是不可避免，应该确保每根信号线的过孔数一样。
（2）45度角的路径：与过孔相似，直角的转弯路径应该被避免，因为它在内部的边缘能产生集中的电场。该场能耦合较强噪声到相邻路径，因此，当转动路径时全部的直角路径应该采用45度。图5是45度路径的一般规则。
（3）短截线：如图 6所示短截线会产生反射，同时也潜在增加辐射天线的可能。虽然短截线长度可能不是任何系统已知信号波长的四分之一整数，但是附带的辐射可能在短截线上产生振荡。因此，避免在传送高频率和敏感的信号路径上使用短截线。
（4）树型信号线排列：虽然树型排列适用于多个PCB印制线路板的地线连接，但它带有能产生多个短截线的信号路径。因此，应该避免用树型排列高速和敏感的信号线。
（5）辐射型信号线排列：辐射型信号排列通常有最短的路径，以及产生从源点到接收器的最小延迟，但是这也能产生多个反射和辐射干扰，所以应该避免用辐射型排列高速和敏感信号线。
（6）不变的路径宽度：信号路径的宽度从驱动到负载应该是常数。改变路径宽度时路径阻抗（电阻，电感，和电容）会产生改变，从而产生反射和造成线路阻抗不平衡。所以最好保持路径宽度不变。
（7）洞和过孔密集：经过电源和地层的过孔的密集会在接近过孔的地方产生局部化的阻抗差异。这个区域不仅成为信号活动的“热点”，而且供电面在这点是高阻，影响射频电流传递。
（8）切分孔隙：与洞和过孔密集相同，电源层或地线层切分孔隙（即长洞或宽通道）会在电源层和地层范围内产生不一致的区域，就像绝缘层一样减少他们的效力，也局部性地增加了电源层和地层的阻抗。
（9）接地金属化填充区：所有的金属化填充区应该被连接到地，否则，这些大的金属区域能充当辐射天线。
（10）最小化环面积：保持信号路径和它的地返回线紧靠在一起将有助于最小化地环，因而，也避免了潜在的天线环。对于高速单端信号，有时如果信号路径没有沿着低阻的地层走，地线回路可能也必须沿着信号路径流动来布置。
PCB EMC设计布线注意事项
采用平行走线可以减少导线电感，但导线之间的互感和分布电容会增加，如果布局允许，电源线和地线最好采用井字形网状布线结构，具体做法是印制板的一面横向布线，另一面纵向布线，然后在交叉孔处用金属化孔相连。
为了抑制印制板导线之间的串扰，在设计布线时应尽量避免长距离的平行走线，尽可能拉开线与线之间的距离，信号线与地线及电源线尽可能不交叉。在一些对干扰十分敏感的信号线之间设置一根接地的印制线，可以有效地抑制串扰。
为了避免高频信号通过印制导线时产生的电磁辐射，在印制线路板布线时， 需注意以下几点：
- 布线尽可能把同一输出电流而方向相反的信号利用平行布局方式来消除磁场干扰。
- 尽量减少印制导线的不连续性，例如导线宽度不要突变，导线的拐角应大于90度，禁止环状走线等。
- 时钟信号引线最容易产生电磁辐射干扰，走线时应与地线回路相靠近。
- 总线驱动器应紧挨其欲驱动的总线。对于那些离开印制线路板的引线，驱动器应紧紧挨着连接器。
- 由于瞬变电流在印制线条上所产生的冲击干扰主要是由印制导线的电感成分造成的，因此应尽量减小印制导线的电感量。印制导线的电感量与其长度成正比，与其宽 度成反比，因而短而精的导线对抑制干扰是有利的。时钟引线、行驱动器或总线驱动器的信号线常常载有大的瞬变电流，印制导线要尽可能短。对于分立元件电路， 印制导线宽度在1.5mm左右时，即可完全满足要求；对于集成电路，印制导线宽度可在0.2～1.0mm之间选择。
- 发热元件周围或大电流通过的引线尽量避免使用大面积铜箔，否则，长时间受热时，易发生铜箔膨胀和脱落现象。必须用大面积铜箔时，最好用栅格状，这样有利于排除铜箔与基板间粘合剂受热产生的挥发性气体。
- 焊盘中心孔要比器件引线直径稍大一些。焊盘太大易形成虚焊。焊盘外径D一般不小于(d+1.2) mm，其中d为引线孔径。对高密度的数字电路，焊盘最小直径可取(d+1.0)mm。
印刷线路板的布线还要注意以下问题：
- 专用零伏线，电源线的走线宽度≥1mm；
- 电源线和地线尽可能靠近，以便使分布线电流达到均衡；
- 要为模拟电路专门提供一根零伏线；
- 为减少线间串扰，必要时可增加印刷线条间距离；
- 有意安插一些零伏线作为线间隔离；
- 印刷电路的插头也要多安排一些零伏线作为线间隔离；
- 特别注意电流流通中的导线环路尺寸；
- 如有可能，在控制线（于印刷板上）的入口处加接R-C滤波器去耦，以便消除传输中可能出现的干扰因素。
下页内容：PCB布线规则和去耦电容走线实例
[p]
PCB布线通用规则：
在设计印制线路板时，应注意以下几点：
(1) 从减小辐射骚扰的角度出发，应尽量选用多层板，内层分别作电源层、地线层，用以降低供电线路阻抗，抑制公共阻抗噪声，对信号线形成均匀的接地面，加大信号线和接地面间的分布电容，抑制其向空间
辐射的能力。
(2) 电源线、地线、印制板走线对高频信号应保持低阻抗。在频率很高的情况下，电源线、地线、或印制板走线都会成为接收与发射骚扰的小天线。降低这种骚扰的方法 除了加滤波电容外，更值得重视的是减小电源线、地线及其他印制板走线本身的高频阻抗。因此，各种印制板走线要短而粗，线条要均匀。
(3) 电源线、地线及印制导线在印制板上的排列要恰当，尽量做到短而直，以减小信号线与回线之间所形成的环路面积。
(4) 时钟发生器尽量靠近到用该时钟的器件。
(5) 石英晶体振荡器外壳要接地。
(6) 用地线将时钟区圈起来，时钟线尽量短。
(7) 印制板尽量使用45°折线而不用90°折线布线以减小高频信号对外的发射与耦合。
(8) 单面板和双面板用单点接电源和单点接地；电源线、地线尽量粗。
(9) I/O驱动电路尽量靠近印刷板边的接插件，让其尽快离开印刷板。
(10) 关键的线要尽量粗，并在两边加上保护地。高速线要短而直。
(11) 元件引脚尽量短，去耦电容引脚尽量短，去耦电容最好使用无引线的贴片电容。
(12) 对A/D类器件，数字部分与模拟部分地线宁可统一也不要交叉。
(13) 时钟、总线、片选信号要远离I/O线和接插件。
(14) 模拟电压输入线、参考电压端要尽量远离数字电路信号线，特别是时钟。
(15) 时钟线垂直于I/O线比平行I/O线干扰小，时钟元件引脚需远离I/O电缆。
(16) 石英晶体下面以及对噪声敏感的器件下面不要走线。
(17) 弱信号电路，低频电路周围不要形成电流环路。
(18) 任何信号都不要形成环路，如不可避免，让环路区尽量小。
去耦电容走线实例分析
减少高速电路或芯片噪声干扰的一个重点就是旁路电容，电容的走线设计关系到其实际的去耦效果[2]，实例如下：
（1）VCC和GND通向电源，噪声电流未经过去耦电容，去耦电容不起作用。
（2）GND将噪声导入系统GND中，噪声电流部分通过去耦电容，去耦电容效果微弱。
（3）GND将噪声导入系统GND中，噪声电流部分通过去耦电容，去耦电容效果微弱
（4）VCC和GND通向电源，噪声未经过去耦电容，去耦电容不起效果
（5）GND未短接入去耦电容，在GND与去耦电容之间存在高频阻抗，去耦电容效果较差。
（6）去耦电容被正确连接到CPU和电源，高频干频电流将经由去耦电容，去耦效果最好。
第一讲 PCB元器件的EMC布局设计
第二讲 PCB的EMC布线之分割、反射干扰抑和去耦电容配置
EMC电磁兼容设计培训套装，视频教程,让您系统学习EMC知识...
