- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
静电放电干扰及其抑制
录入：edatop.com 点击：
静电的产生是因为不同物质的物体互相摩擦时，正负电荷分别积蓄在两种物体上。例如，化纤衣物的摩擦引起的静电，当它们与其他系统接触时便会放电形成静电放电干扰。其放电电压可高达2—30kV。实验证明，人体所带的静电一般为10V—15kV。
在电子控制设备外壳上放电是经常见到的放电现象，放电电流流过金属外壳，产生电场和磁场，通过分布阻抗锅台到壳内的电源线、信号线等内部走线，引起误功作。电子控制设备的信号线或地线上也可直接放电，如键盘或显示装置等接口处的放电，其干扰后果更为严重。
现在的电子设备广泛使用的CMOS芯片，是最易受静电干扰的器件。尽管现在应用的大多数CMOS器件采取了一些保护措施来防止静电干扰，但是，由于器件本身结构的特点，对静电引起的破坏仍然不可掉以轻心。CMOS器件结构的显著特点是输入阻抗极高，可达1000MO；内部的极间电容量很小，不超过1pF。当带有静电的人体接触到CMOS器件的控制极时，人体向cMOS器件放电。由于输入阻抗极高，放电电荷不能泄入接地极，而是注入控制极，极间电容立即被充电到很高电压，把氧化膜击穿；放电电流流入器件内部，瞬时值高达几十安的放电电流使器件发热，迅速烧熔，导致损坏。
完全杜绝静电放电现象是比较困难的。但在线路原理、结构设计、安装环境和操作步骤等方面采取适当措施，则可使静电放电的危害程度降到最低。
抑制静电放电干扰必须从两方面着手：避免产生静电；切断静电放电电流途径。抑制静电放电干扰的措施有如下几种：
(1)CMOS器件的防静电方法。其一是输入引脚不能浮空。如果输入引脚浮空，在输入引脚上很容易积累电荷。尽管CMOS器件的输入端都有保护电路，静电感应一般不会损坏器件，但很容易使输入引脚电位处于0—1V间的过渡区域。这时反相器上、下两个场效应管均会导通，使电路功耗大大增加。其二是设法降低输入电阻，可以将输入引脚与电源之间或与地之间接入一个负载电阻(1—10kO)，为静电电荷提供泄流通路。其三是当用CMOS器件与长传输线连接时，应通过一个们rL缓冲门电路之后再与长传输线相连。
(2)环境湿度以维持在45％—65％为宜。因为静电的生成与湿度有密切关系，环境越是干燥，越容易产生静电。
(3)机房地板应使用绝缘性能差的材料，如尽量铺设有导电性的塑料地板。
(4)检验设备时，最好在操作台上放置接地的金属极，以使操作人员身上的静电立刻入地。
(5)操作人员工作时，不可穿容易带静电的化纤衣服和鞋帽等。
(6)操作人员在工作时本身应有接地措施，如手腕上系戴金属接地的链阂等。
(7)焊接元器件时，务必使用烙铁头接地的电烙铁。其他设备、测试仪器及工具也应有良好接地措施。
(8)搬运、储存及装配作业过程中，应注意使CMOS器件的各个引脚保持相同电位，如用铝箔包装，或者放于有良好导电性的包装袋或盒子中。
(9)若难以营造不易产生静电的环境，则应从提高电子设备表面的绝缘能力着手。在可能发生静电放电部位或装置加强绝缘或加以屏蔽，并接地良好。例如：柜体表面涂刷绝缘漆；操作开关等部位留足隔离间隙等；也可以用绝缘薄膜等遮盖整个机柜。这样，虽然带电的人或物体触碰设备，也不致于产生放电电流。
EMC电磁兼容设计培训套装，视频教程,让您系统学习EMC知识...
射频工程师养成培训教程套装，助您快速成为一名优秀射频工程师...
上一篇：静电技术应用与发展方向
下一篇：电子系统用ESD保护零件的探讨
