首页 > 电子设计 > EMC/EMI 设计 > 静电防护ESD > CMOS集成电路的ESD模型和测试方法探讨

CMOS集成电路的ESD模型和测试方法探讨

录入：edatop.com 点击：

摘要: 随着超大规模集成电路工艺的高速发展,特征尺寸越来越小,而静电放电(Electrostatic Discharge)对器件可靠性的危害变得越来越显著。因此,静电放电测试已经成为对器件可靠性评估的一个重要项目。介绍了ESD的4种等效模型:人体、机器、器件充电和场感应模型,以及各模型的特点和等效测试电路。同时较详细的介绍了ESD的测试方式和方法。

关键词: 静电放电;ESD模型;电流;CMOS

1 引言

随着超大规模集成电路工艺的高速发展,特征尺寸已经到深亚微米阶段,大大提高了集成电路的性能及运算速度,同时降低了单个芯片的制造成本。但随着器件尺寸的减小,对可靠性的要求也越来越高。

而静电放电(Electro2 static Discharge)对器件可靠性的危害变得越来越显著。一方面,集成电路对静电放电的防护能力随着特征尺寸的减小而降低,使得CMOS器件对静电变得更加敏感,因ESD而损伤的情形更加严重。

许多新发展起来的特种器件(如功率MOS器件、微波场效应器件)也大多属于静电敏感器件。而且在同等静电保护措施下,先进的工艺容易使得器件ESD防护能力下降;就算把器件的尺寸加大,其 ESD耐压值也不会被升高,同时由于器件尺寸增大导致芯片面积也增大,其对静电放电的承受能力却反而下降。另一方面,静电放电破坏的产生,多是由于人为因素所形成,但又很难避免。电子器件或系统在制造、生产、组装、测试、存放、搬运等的过程中,静电会累积在人体、仪器、贮存设备等之中,甚至电子器件本身也会累积静电,而人们在不知情的情况下,使这些物体相互接触,因而形成放电路径,使得电子器件或系统遭到静电损伤。

防止ESD对集成电路带来的损伤的方法目前主要有 2种: (1)提高电路本身对ESD的保护能力,也就是ESD保护器件及电路的设计。

(2)加强制造、封装、测试、组装及运输等环境的静电放电防护,减少静电来源。

2 静电放电效应的模型

因静电产生的原因和对电路放电方式的不同,常用的ESD模型目前有以下4类:
(1)人体模型(Human Body Model, HBM)。
(2)机器模型(Machine Model, MM)。
(3)器件充电模型(Charged Device Model, CDM)。
(4)电场感应模型(Field Induced Model, FIM)。

2.1.1 人体模型

当带有静电的人体或其他物体与集成电路管腿接触,储存于人体之中的电荷将转移到集成电路上,使其带电,或通过集成电路对地放电,这种ESD用人体放电模型 (HBM)来描述。

该放电过程会在几百ns的时间内产生数安培的瞬间放电电流,将集成电路内的器件烧毁。不同 HBM静电电压产生的瞬间放电电流与时间的关系如图1所示。对一般集成电路的2000V ESD放电电压而言,其瞬间放电电流的尖峰值大约是113A。

图1 不同HBM静电电压下,静电放电电流与时间的关系人体与被放电体之间的放电有2种:接触放电和电弧放电。

接触放电时人体与被放电体之间的电阻值是一个恒定值。电弧放电是在人体与放电体之间有一定的距离时,他们之间空间的电场强度大于其介质(如空气)的介电强度,介质电离时产生电弧放电。电弧放电的特点是放电回路在放电初期,由于介质电离,放电回路电阻值较小,随着静电电荷的减少,静电电压减小,介质不再电离,放电回路电阻变大。有关人体模型的测试标准,主要依据美军标MILSTD883C中方法301517加以测试,另外在国际电子工业标准中,也对人体放电模式测试有详细的规定,见标准 (EIA󰃗JESD22A114A)。图2为美军标MIL STD 883C方法301517定义的人体模型等效电路图,其中人体的等效电容定为100pF,人体的等效放电电阻定为115k8,耐压能力等级分类如表1所示。