• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > PCB设计 > LVDS信号的PCB设计

LVDS信号的PCB设计

录入:edatop.com    点击:

1、LVDS信号的工作原理和特点
对于高速电路,尤其是高速数据总线,常用的器件一般有:ECL、BTL、GTL和GTL+等。这些器件的工艺成熟,应用也较为广泛,但都存在一个共同的弱点,即功耗大。新兴的CMOS工艺的低电压差分信号器件(即Low Voltage Differencial Signal 简称LVDS )给了我们另一种选择。可以说LVDS器件为高速低功耗电路设计提供了新的选择,得到广大硬件工程师的钟爱。
LVDS器件的工作原理如下:

其中发送端是一个为3.5mA的电流源,产生的3.5mA的电流通过差分线的其中一路到接收端。由于接收端对于直流表现为高阻,电流通过接收端的100欧姆的匹配电阻产生350mA的电压,同时电流经过差分线的另一条流回发送端。当发送端进行状态变化时它通过改变流经100欧姆电阻的电流的方向产生有效的'0'和'1'态。
LVDS的特点是电流驱动模式,低电压摆幅350mV可以提供更高的信号传输率,使用差分传输的方式可以使信号的噪声和EMI都减少:LVDS有以下主要特点:
A、低的输出电压摆幅(350mV)
B、 低的信号边缘变化率, dV/dt 0.350V/0.5ns = 0.7V/ns
C、差分特征是磁干扰相互抵销,消除共模噪声,减少EMI。

2、LVDS信号在PCB上的要求

1)只要有LVDS信号的板最少都要有四层。LVDS信号布在与地平面相邻的布线层。例如,对于四层板而言,通常可以按以下进行层排布;LVDS信号层、地层、电源层、其他信号层。
2)对于LVDS信号,必须进行阻抗控制(通常将差分阻抗控制在100欧姆)。对于不能控制阻抗的PCB布线必须小于500MIL。这样的情况主要表现在连接器上,所以在布局时要注意将LVDS器件放在靠近连接器处,让信号从器件出来后就经过连接器到达另一单板。同样,让接收端也靠近连接器,这样就可以保证板上的噪声不会或很少耦合到差分线上。
3)对LVDS信号和其它信号比如TTL信号,最好使用不同的走线层,如果因为设计限制必须使用同一层走线,LVDS和TTL的距离应该足够远,至少应该大于3~5倍差分线间距。
4)对收发器的电源和地进行滤波处理,滤波电容的位置应该尽量靠近电源和地管脚,滤波电容的值可以参照器件手册。
5)对电源和地管脚与参考平面的连接应该使用短和粗的连线连接。同时使用多点连接。
6)保证信号的回流路径最短,同时没有相互间的干扰。
7)对走线方式的选择没有限制,微带线和带状线均可,但是必须注意有良好的参考平面。对不同差分线之间的间距要求间隔不能太小,至少应该大于3~5倍差分线间距。
8)对于点到点的拓扑,走线的阻抗通常控制在100欧,但匹配电阻可以根据实际的情况进行调整。电阻的精度最好是1%-2%。因为根据经验,10%的阻抗不匹配就会产生5%的反射。
9)对接收端的匹配电阻到接收管脚的距离要尽量的靠近,一般应小于7mm,最大不能超过12mm。

由此可见:在PCB设计上,我们主要关心的是阻抗的控制和线长。阻抗的计算可以通过相关阻抗计算软件算出。在某些大型的PCB设计工具中也内嵌了阻抗计算模块(如CADENCE的ALLEGRO)。
保持差分线的等长也是设计的重点,特别是经过连接器的LVDS信号,我们不仅要考虑互联单板的线长,更要关心连接器的信号排布对线长的影响。SKEW是和线长成比例的。

LVDS器件由于它的低功耗,在现在注重环保的大环境下的使用是越来越广泛。对于它的设计经验还望大家去探索挖掘。

射频工程师养成培训教程套装,助您快速成为一名优秀射频工程师...

天线设计工程师培训课程套装,资深专家授课,让天线设计不再难...

上一篇:PCB的电阻/电容之电气设计因素
下一篇:DS80C400在远程数据采集系统中的应用

射频和天线工程师培训课程详情>>

  网站地图