再读《高速数字系统设计》有感

前几天把机械的中译本买回来，一是想再读一遍，二是想顺便看看翻译得怎么样。
因为是再读，当然是要挑剔一下了：）
发现这本书中存在诸多的不严谨，举几个例进行说明吧（以下页码指机械的中译本的页码）：
1、Page7：关于特征阻抗的定义有问题，传输线上的特征阻抗并不是传输线上任意点处的电压与电流之比，而是任意点处的入射电压与入射电流的比，或反射电压（如果有的话）与反射电流的比。特征阻抗等于传输线上任意点处的电压与电流之比，仅仅在如下两种特殊情况下才成立：
（1）无限长均匀传输线
（2）终端阻抗匹配传输线
2、Page 31：关于场仿真器的解释，二维的不一定就是静电场的，三维的不一定就是全波的，维数与电磁场的解算方法根本就是两回事，两者没有必然联系；本段的结尾处，对S参数模型的描述，现在看来已经不再是对数字应用中的互连仿真帮助不大了，相反，S参数会在高速数字互连设计中应用得越来越广泛，S参数从频域着眼，更能反映问题的本质。
3、Page 31：关于容性串扰和感性串扰传送方向的解释（图3－2），没有交待清楚条件，文中的描述只有在驱动器输出上升沿信号的时候才成立，如果驱动器驱动下降沿输出，则方向会刚好相反。
4、Page 37 & Page 38：关于Zodd和Zeven的解释，不太清楚，公式描述的是一对耦合传输线中单根传输线的奇模阻抗和偶模阻抗，文中的描述可能会引起歧义，尤其是对初学者理解这个概念，是个挑战。
5、Page 43：记忆要点的最后一条：随着走线间距的减小，走线间的寄生效应呈指数下降。让我们有理由相信这是笔误，应该把“减小”改为“增大”。
6、Page 44：图3－16上面的那句话，没有说清楚。如果传输线总是使用同一种模式传输（如差分时钟线的情况），就不需要中间的电阻R3了。我们知道，对于差分时钟线，首先的问题是要端接差分阻抗，至于DC偏置电压，为一定值，一般可以不用考虑，而端接差分阻抗有两种方式：
（1）在1和2之间跨接2×Rodd
（2）分别在1和2上接Rodd到GND。
所以说，端接差分时钟线，可以不要R3，也可以要R3。
7、Page 44：最下方的译者注，简直是画蛇添足，对差分对的定义也没有解释清楚。差分对并没有实现对线间耦合串扰的消除，串扰总是客观存在的。

本文由PCB论坛网版主winworm原创，具体讨论请去http://www.pcbbbs.com/dispbbs.asp?boardID=4&ID=82393&page=1