总线上的信号仿真分析

下面两张图是从一个实际的Protel做的PCB上，导出HYP文件后，用HyperLynx 做的一条SDRAM线的波形仿真。图1,是在该导线两端没有加任何电阻时的波形。

该板的设计阻抗是50欧姆（6层），可以解释一下为什么不加电阻的波形这样差？
仿真时没有使用IBIS模型。直接用的3.3V，coms 中等沿速率的模型。该线长度为7.5英寸。


图1


图2

图2是在驱动端串解一个20欧姆电阻后的仿真波形。
实际测量的结果，基本如图1. 那么在修正设计时，在这种情况下是否需要加这个串连电阻？ 是否有其它的解决办法？

回复：
在正常的情况下sdram接口的驱动都比较强，特别是地址线部分，需要带多个负载，如果pcb设计的拓扑结构不好，很容易引起信号的振荡，甚至由此造成本地总线死机现象，所以上面的现象属于正常的现象。
对于sdram信号的地址线部分，个人推荐增加阻尼电阻10欧左右。在多负载的情况下，即有利于消除信号的振荡，又不会降低驱动的带载能力。
对于sdram的数据线部分，属于双线信号，如果要加匹配，理论必须两边都要加，但这实际上很难实现，基本上在sdram加阻尼电阻就可以了，主要是由于大多数cpu输入电平都有比较严格的限制，而sdram想对的要求较宽。

更多此方面的讨论请去：

http://www.pcbbbs.com/dispbbs.asp?boardID=54&ID=32701&page=1