• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > PCB设计 > EMI之时钟设计

EMI之时钟设计

录入:edatop.com    点击:

    在进行产品的硬件设计过程中,EMI问题应该在设计之初就加以考虑,以降低后续整改所要花费的财力和人力等。

本文就以时钟信号为例,对其进行EMI设计,降低辐射干扰。

(1)原理图设计

1、时钟芯片的电源与其它电源用磁珠隔开,磁珠后加去耦电容,去耦电容由22uF的钽电容和0.1uF、0.01uF、0.001uF的瓷片电容组成,这些电容可分别针对不同频率的噪声进行滤波。通常,22uF适用于10MHz以下的噪声,0.1uF适用于5MHz~66MHz,0.01uF适用于40MHz~80MHz,0.001uF则适用于更高频率的噪声。示意图如下,可根据实际使用情况对电容进行调整。  

2012-11-24_144409.jpg

图1 时钟芯片的去耦电容

2、在时钟信号线上,通常需进行源端阻抗匹配,如33R的匹配电阻;同时,在匹配电阻之后,对于频率高于66MHz的时钟,加一个3~5pF的电容,对于频率低于66MHz的时钟,可加一个10~15pF的电容,形成RC滤波器,抑制500M以上的高频辐射。其中,加大R和C可减小EMI辐射,但时钟波形也会变差。

2012-11-24_144433.jpg

图2 时钟线的处理

(2)PCB设计

1、时钟芯片的电源去耦电容应尽量靠近芯片的电源管脚放置。

2、尽量控制时钟线的过孔数,通常不要超过2个。

3、如果时钟线有过孔,可在过孔的相邻位置,加一个旁路电容,以确保时钟线换层后,参考层(相邻层)的电流回路连续。如下图:[p]

2012-11-24_144526.jpg

图3 过孔处的旁路电容

4、所有时钟线原则上不允许跨岛。当时钟频率较高时,若实在做不到不跨岛,可在两个跨岛之间靠近时钟线的地方放置一个0.1uF的电容,以形成镜像通路。

5、时钟线要远离其它信号线,最好进行包地处理。

6、时钟的上下拉电阻尽量靠近时钟芯片放置。

7、进行绕线时,进去的线和出来的线应尽量远。

射频工程师养成培训教程套装,助您快速成为一名优秀射频工程师...

天线设计工程师培训课程套装,资深专家授课,让天线设计不再难...

上一篇:特性阻抗和频率有关吗?
下一篇:PCB电路板检查方法

射频和天线工程师培训课程详情>>

  网站地图