POWER PCB设计中reuse功能的实现

reuse功能为powerpcb提供的设计重复（即：实现模块化设计的系统）。对于reuse功能的成功使用，大大提高我们的工作效率；且可以在新的设计中调用一些成功设计、性能优越的模块，从而提高我们的新产品pcb设计的成功率。

    reuse对于reuse功能的实现我们应注意：

    作为成功reuse的前提：reuse与被reuse部分必须相同的part type、相同或相似的网络、相同的decal封装。对于电路设计人员所要注意的就是｀相同的part type＇，要求须使用相同的logic family，此点必须在原理图导入pcb文件中之前就做到，因为导入pcb之后，logic family就无法再进行修改（可能为powerpcb的一个bug），从而造成无法reuse;

    pcb板的层数不同也会造成无法reuse。解决的办法是(1)如reuse中层数不够，可打开｀setup＇里的｀layer definition＇对话框，增加reuse的层数，即可reuse；（2）如reuse中层数超出，也可以采取（1）的方法，减少层数，但由于一般来说，原reuse中采取多层的结构必有其用处，所以不推荐reuse;或增加新设计中的pcb层数，但由此必将增加长期成本，所以，但出现（2）情况时，通常不要reuse；

    生成新的reuse之前，必须保证，该reuse所要调用的所有器件必须是没有走线的器件，如有走线，软件将认为是已被使用的器件，因此将不会去调用该器件，从而造成无法reuse; 把有连线的器件的连线去掉,其中有个技巧是在原理图(POWERLOGIC)选中器件(其它原理图不能同步修改，因此只能在POWERPCB里自己选，然后打散)，然后在POWERPCB中打散，即可去掉连线，不必一个一个的去找去删，可提高效率。

    生成新的reuse时，对应的走线、过孔、铜皮、2D线及文本将自动生成， 因此一些独立的2D线等我们也可做成reuse，调入新设计中，如由2D线组成的实达网络标实，可做成reuse调入，从而减少添加时间，在此种情况调入时，生成的文本里全为WARNING，可不必理会；

    **此点电路设计人员须注意**，在原理设计中所有器件的Pins,均有相应的对应编号，因此在新设计中的，应注意pin的连接顺序应相同，此点主要是体现在阻、容上容易忽视。我在某一次设计中发现其电源滤波电容无法reuse,经过试验后，发现这些电容只有1脚接地，2脚接电源才能reuse;因此，希望以后的电路设计均要保持相同的管脚连接方式；

    在生成reuse时，经常会发生生成的reuse与其它器件连接的线相反了或是混乱了，这往往发生在通过电阻与其它器件在相连时，原因是由于这部分电阻的某一端，具有类似的网络属性，而另一端不同，因此在调用reuse时，调用这些类是网络时，位置随意乱排，从而造成了混乱。要避免此种情况的发生，就要把想要reuse的部分的线走得尽量完整，这样的话，调用时接近一一对应，可以避免此种情况发生；

    调用reuse时，软件系统将生成一个powerpcb.err的文档，该文档将指出无法reuse的原因，因此可以参照该文档对pcb或reuse进行一些修改，从而达到reuse的目的，主要要注意的是以下几点：

    a) 先看“Component Matching Types＂，该表将列出reuse中的所有器件及封装和当前设计中还可调用的（即没有布线的）所有器件及封装，必须保证当前设计中的器件必须多于或等于reuse所需的器件；

    b) 参看“Matched/Unmatched Components＂，该表将列出reuse与当前设计中所有匹配和不匹配的器件，在最后一项“matched＂中，将说明器件是否匹配，｀yes＇为匹配，不用管、｀no＇为不匹配，须加以注意；再参看里面不匹配的原因，有的大器件（管脚较多的器件）可能是有的网络线未走因此造成不匹配，可在pcb里再走一部分先后再尝试reuse;一些器件可能网络未连接对，如：5），须要求电路设计者修改原理图的连接方式再尝试reuse；有些器件(通常为极个别器件)可能修改原理图后也未必能实现reuse,可在生成reuse时，就把他们去掉，从而实现reuse。