RFID芯片阻抗的大小问题.

较早的芯片，虚部都比较大，估计是加工工艺差。芯片阻抗的虚部太大会有问题，在设计天线时，很难做到阻抗匹配。这样对整个芯片的性能都有影响。当然虚部太小也不好，设计的天线也不好匹配。最好是芯片的虚部和设计的天线容易匹配，这样就合理。

谢谢，我之前看到NXP的datasheet里，有个专门的说明项是：Q=虚部/实部。它单独把这个Q值拿出来定义，不知道有什么用意呢。

跟他们用的电路有关系
芯片中用的电容比较多，所以芯片的阻抗虚部都是负的
要减小虚部，就需要增加多级电路，芯片大小做不下去
Q值也只是对应芯片电路的

Q越高，将来共给芯片的电压就会就大，但是如果实部太小，天线很难做

看了各位先進的討論，真是受益良多!
芯片阻抗實虛部太大與太小都不好，比值差太多，會使得天線不好設計這是可以接受的，也跟小弟的以往經驗是相同的。
請問芯片阻抗有沒有辦法做到跟一般常見之通訊系統的阻抗一樣是50歐姆?少了虛部天線設計也會比較容易吧!但似乎不可能
前面有先進提到，芯片幾乎是由CMOS弄起來的，會有很大的電容性，但是也因有了虛部使得天線變得不好設計

办法是有的，但是会造成很大的成本上升
而且就如现在这样（有实部和虚部），天线设计也并不是什么问题，为何还要去增加成本将阻抗做成某个实数呢？！

申明：网友回复良莠不齐，仅供参考。如需专业学习，请查看13.56MHz NFC/RFID天线设计培训课程。