ADS应用技巧(4)-Coilsys生成常用平面电感

前面已经有两期文章跟电感、巴伦相关，其中ADS应用技巧（3）——画一个巴伦有多少种方法？一口气介绍了多种绘制巴伦的方法，当时就留了一个问题“是否还有其他方法”？答案是肯定的，本期再介绍一个ADS2019以后的版本引入的新功能——Coilsys。

本文基本参考其help文档来介绍：

CoilSys is a new capability in ADS that is useful for RF/uWave IC designers. It is an Add-On to create a DRC clean inductors (single-ended/differential), balun, or transformer and transmission lines layout with layers mapped to a Momentum substrate. These layouts can be tuned/parameterized, and EM simulated.It can further create Pcells for both ADS and Virtuoso flow. CoilSys is used in automating:generation of scalable EM model through Advanced Model Composer.creation of required Pcells (ItemDef based and CDF based) in PDK which are not always available.creation of libraries of inductors, baluns, transformers, and transmission lines.generation of lookup table for synthesis and Inductor Finder for single-ended and differential type of inductors.

Coilsys是一个对RFIC/MMIC设计很有用的ADS新插件，可以根据工艺衬底定义生成满足DRC要求的平面电感（含单端、差分）、巴伦、变压器、传输线pcell（含ItemDef和CDF两种格式），自动生成参数化的EM模型，其中电感类型还支持查找表模型。

• 新建或打开一个已有工程，指定或新建工艺类型：

Launch ADS 2017.Select File > New > Workspace to create a new workspace.Specify the workspace name and browse to the desired workspace location.Select Setup layout technology immediately after creating the library option.Click Change Libraries. Select Add User Favorite Library/PDK… option and browse to the lib.defs file of a foundry PDK.Click OK.Click Create Workspace and then click Finish.If the PDK is correctly selected in step 6, the PDK technology is selected by default in the dialogue shown below

• 开启Coilsys插件功能：

软键主界面菜单选择【Tools】-【App Manager...】

勾选Coilsys插件，如果有其他感兴趣的插件功能都在这里管理。

• 创建电感PCell

Coilsys插件开启后，ADS主界面菜单栏就会显示Coilsys菜单了，选择【Coilsys】-【Create Inductor Pcell...】

• 修改User_Input.ael文件

第一次启动Coilsys会提示你定义工艺图层，在当前工程目录下生成了一个User_Input.ael文件，用户需要自己根据工艺情况手动修改文件内容。

After enabling CoilSys under App Manager, the "User_Input.ael" is copied to the current local workspace. Update Via Dimensions and Via Layer list as per foundry PDK technology specifications. This is to ensure generation of DRC clean PCells.

AEL是ADS自身提供的一种应用扩展语言，类似于C语言，前期文章也简单介绍过。User_Input.ael是一个文本文件，用任何文本编辑器都可以，用户在这里定义使用到的工艺图层、DRC规则，以便于Coilsys自动生成符合DRC要求的电感模型。以下是一个示例文件内容，都有注释说明：

// Copyright Keysight Technologies 2017 - 2019  /*----------------------------------------------------------------------------+/
FILE         : User_Input.ael
COMMENTS     : user to specify the via layers and parameter range values
/+----------------------------------------------------------------------------*/
// Process specific parameter rangesdecl spcgMin = 2;     // minimum value of spacingdecl spcgMax = 30;    // Maximum value of spacingdecl WMin = 2.5;    // minimum value of Line widthdecl WMax = 100;    // Maximum value of Line width
decl WsolMin = 30;    // minimum value of Solenoid widthdecl WsolMax = 200;    // Maximum value of Solenoid width
decl noTurnsMax = 6;    // Maximum value of number of turnsdecl uPasWMax = 30;  // Maximum value of UPass Widthdecl uPasWMin = 2.5;  // minimum value of UPass Width
decl LMin = 2.5;decl LMax = 100;  decl GndWmlnMin = 2.5;decl GndWmlnMax = 100;    decl GndWcpwMin = 2.5;decl GndWcpwMax = 100;    decl GndSpcMin = 2.5;decl GndSpcMax = 100;  decl viaRowsMin = 2;decl viaRowsMax = 10;// List containing the top and bottom layers of Via layers// Metal and Via layers name should be same as in technology decl viaLayerList = list( "metal2", "metal1",  "via1",              "metal3", "metal2",  "via2",              "metal4", "metal3",  "via3"              );
// List containing the Dimensions of Via layers                    // viaSi, viaSp, viaEncdecl viaDimList = list("via1", 0.26 um, 0.26 um, 0.07 um,                       "via2", 0.26 um, 0.26 um, 0.07 um,                       "via3", 0.26 um, 0.26 um, 0.07 um             );

注意定义图层列表时，必须从底层开始到顶层按顺序依次定义。

The variable viaLayerList must follow a specific order. It must always starts from the bottom of the stack, with via defined between the top metal and bottom metal, that is, the via close to the substrate must be defined first.

• 电感参数定义

定义好使用到的金属图层、过孔图层、DRC规则以后，启动Coilsys的工具窗口。选择新生成的元件放到哪个元件库（Library）中、元件名称（Cell name）、电感类型（Inductor）、几何形状（Geometry）。

电感类型支持单端（Single-Ended）、差分（Differential）、巴伦（Balun）、螺线圈（Solenoid）。

常见的几何形状包括方形（Square）、八角形（Octagonal）、圆形（Circular）、切角矩形（Mitered Rectangular）。但不替电感类型下支持的几何形状不同。

填写好线宽、线距、匝数、x/y尺寸后，指定衬底文件、选择用哪些金属图层来画电感：

指定是否采用底层跨线（UpassExt）、跨线宽度(Underpass width)、跨线方向(UPassOrient)：

如果电感主体绕线选择了两层金属，那么这两层金属还可以选择是否用过孔连接（CoilShunt），支持的过孔连接方式包括via、via_corners、slot、slot_broken。

点击Preview按钮预览当前定义的电感图形：

矩形电感

圆形电感

方形差分电感

方形巴伦

八角形巴伦

预览图形符合预期后，点击【Create Pcell】按钮创建Pcell模型。

• 创建传输线PCell

如果要创建传输线模型，则在ADS主界面选择【Coilsys】-【Create Transmission Line Pcell...】，支持微带线（Microstrip Line）、带状线（StripLine）、共面波导（Coplanar Waveguide）、接地共面波导（Coplanar Waveguide with gnd）。其他操作和参数定义类似电感。

这是一个宽度为10um、长度为50um、参考地宽度为50um的微带线。

• 快速生成EM Model

创建完PCell后，可以给PCell快速生成EMmodel。ADS主界面菜单选择【Coilsys】-【Generate Model...】

例如，前面生成的方形电感pcell有多个尺寸参数，按照emSetup的参数设置，从500um到600um步进20um扫描y方向尺寸yDim，可以得到一系列的EMmodel供后期电路联合仿真使用。

当然，用户完全可以按照通常的做法，自己给PCell添加emSetup和Model parameter，然后代入到Schematic中使用parameter sweep来得到不通参数下的EM Model。

• 打包元件库

此时，你已经可以在当前工程中使用自定义的电感元件了。但你还可以继续把这些元件打包进一个元件库中。ADS主界面菜单选择【Coilsys】-【Package into Library...】，后期就可以在其他工程中添加这个元件库。

• 关于几种过孔的区别

via：过孔阵列，过孔大小、间距在User_Input.ael中定义

via-corners：仅在转角处添加过孔阵列

slot：连续槽孔

via-broken：在转角处打断槽孔

用户应该根据工艺DRC要求选择合适的过孔方式和尺寸。