- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
求助:生成网络表不成功,怎么办?规则检查通过
#1 ERROR(ORCAP-36019): Unable to open file "C:\Users\余习裕\AppData\Local\Temp\tmp_pstxnet.dat" for writing.
#2 ERROR(ORCAP-36018): Aborting Netlisting... Please correct the above errors and retry.
Exiting... "C:\Cadence\SPB_16.5\tools\capture\pstswp.exe" -pst -d "D:\DMPYUXY\111.DSN" -n "D:\DMPYUXY\allegro" -c "C:\Cadence\SPB_16.5\tools\capture\allegro.cfg" -v 3 -l 31 -s "" -j "PCB Footprint" -hpath "HPathForCollision"
INFO(ORCAP-32005): *** Done ***
可能是你的C盘路径中有中文字吧
路径有中文,再看一下你的foorprint是不是有些空的没填上~~
谢谢指教,的确C盘路径中有中文,现已改正。另画一个很简单的原理图,网络表能生成了。但在PCB中引进时有错误,说找不到封装。我自己的封装不是在ALLEGRO中的路径,但在PATHS中加了自己封装库的路径。不知是什么原因。提示为:
Spawning... "C:\Cadence\SPB_16.5\tools\capture\pstswp.exe" -pst -d "D:\DMPYUXY\DMP-YUXY.DSN" -n "D:\DMPYUXY\ALLEGRO" -c "C:\Cadence\SPB_16.5\tools\capture\allegro.cfg" -v 3 -l 31 -s "" -j "PCB Footprint" -hpath "HPathForCollision"
谢谢指教,的确C盘路径中有中文,现已改正。另画一个很简单的原理图,网络表能生成了。但在PCB中引进时有错误,说找不到封装。我自己的封装不是在ALLEGRO中的路径,但在PATHS中加了自己封装库的路径。不知是什么原因。提示为:
Spawning... "C:\Cadence\SPB_16.5\tools\capture\pstswp.exe" -pst -d "D:\DMPYUXY\DMP-YUXY.DSN" -n "D:\DMPYUXY\ALLEGRO" -c "C:\Cadence\SPB_16.5\tools\capture\allegro.cfg" -v 3 -l 31 -s "" -j "PCB Footprint" -hpath "HPathForCollision"
是不是封装名在原理图中和PCB Editor中的不一样啊?
devpath和padpath路径看一下!
如果还不行,你把放不出来的器件放在PCB相同的文件夹下面!就可以放出来了!
把路径设置这里增加一个点就可以了(注意点要用英文的符号)。
谢谢,的确是这样。这样做后成功了。谢谢各位老师!
是,原理图与PCB中名称的确有不一致的地方。谢谢提醒。
怎么解决的,要重装系统吗,那个路径好象没有地方改,
能请教一下这个问题Unable to open file "C:\DOCUME~1\孟郊\LOCALS~1\Temp\tmp_pstxnet.dat" for writing.
你最后是怎样解决的,我改了环境变量目录也不成功。
那个系统中的文件夹不能修改呀
Agilent ADS 教学培训课程套装,专家讲解,视频教学,助您用最短的时间学会ADS
上一篇:在生产gerber后倒入cam350 出现的问题
下一篇:最后一页
国内最全面、最专业的Agilent ADS培训课程,可以帮助您从零开始,全面系统学习ADS设计应用【More..】
- Agilent ADS教学培训课程套装
- 两周学会ADS2011、ADS2013视频教程
- ADS2012、ADS2013射频电路设计详解
- ADS高低阻抗线微带滤波器设计培训教程
- ADS微波射频电路仿真设计基础视频课程
- ADS射频电路与通信系统设计高级培训
- ADS Layout和电磁仿真设计培训视频
- ADS Workspace and Simulators Training Course
- ADS Circuit Simulation Training Course
- ADS Layout and EM Simulation Training Course
- Agilent ADS 内部原版培训教材合集