ADS中做CTLE均衡设计

连续时间线性均衡器(CTLE)是最常用的均衡方式，CTLE工作在连续时间域，CTLE并不需要数字器件来实现，只需要简单的模拟元件，包括无源电阻，电感，电容以及有源放大器，便可实现。CTLE分为无源CTLE和有源CTLE。

一、无源CTLE

无源CTLE不会对通过它的信号有任何放大作用，相反，为了得到所希望的高通特性，无源CTLE对信号的低频部分进行了衰减。

用ADS简单搭建一个CTLE电路，如下图所示，R1为终端电阻，一般和传输线阻抗匹配，C1 和 R2 构成高通滤波器，选取适当的值便可以得到想要的频率相应，R3, C2可以防止系统在直流时耗散额外的功率，同时为终端提供高频通道。

至于电路中RC的值，可以通过电路的传输方程来计算，也可以通过仿真软件来仿真，优化。

通过ADS仿真，可以得到上图CTLE网络的频响曲线，可以看出来，RC型CTLE的增益曲线特征是高频部分衰减很小，越往低频衰减越大，并不是对互连通道衰减的直接补偿，而是矫正不同频率成分之间的衰减差别。

为了更好的理解这个概念，用ADS建立一跟传输线，并且加上CTLE网络。

仿真结果如下, 在加入RC均衡器之后，频响曲线变得平坦，因而增加了互连通道的带宽。尽管低频段衰减很大，但换来了带宽的增加，这种以牺牲信号摆幅为代价换取带宽的做法，对于高速串行通道来说是非常有意义的。

可以预见，均衡后输出波形摆幅会减小，但是高电平最小值与低电平最大值的差变大了，而且信号波形更接近发送的信号波形，因而能获得更好的眼图。为了验证这一点，我们将T15一文中的PCIE通道拿来做为例子。

CTLE展开，如下：

进行通道仿真，来比较有CTLE和没有CTLE的眼图变化：

可以明显看出，加了CTLE RC网络以后，眼图可以张开了，注意这里只是做为例子进行说明，并没有对RC网络的RC值进行任何优化。

二、有源CTLE

有源CTLE也是常用的线性均衡器，均衡器中包含放大器，比较器等有源电路，这类均衡器一般输入信号被输入一个单位增益路径和高频升压路径，然后相加得到输出信号，比较典型的例子如下图：

不过本文并不会介绍如何来设计有源CTLE，我们要看看如何在ADS里面对CTLE进行优化。本例参考《ADS高速电路信号完整性应用实例》。

假设要设计的CTLE滤波器的传递函数为：

z1为传输零点，p1, p2为传输极点， pre_factor为增益因子。

当s=0时，pre_factor=H(0)*p1*p2/(-z1)， H(0)为直流增益，一般等于1，此时pre_factor=p1*p2/(-z1)。

在ADS中可以用 VCVS_PZR_(Linear_Voltage-Controlled_Voltage_Source,_Pole-Zero）来设计CTLE和零极点的选择。对于VCVC_PZR的介绍，请查阅ADS Help文件。

在ADS建立如下CTLE模型：

在数据显示窗口中按照如下格式建立m1,m2,m3, m4, 拖动m1的位置可以选择传输零点，拖动m2, m3, 选择两个传输极点，拖动m4选择增益常数。

下面图中红色为CTLE曲线，蓝色为传输通道插损的负数。

拖动m1, m2, m3, m4 使蓝色和红色曲线尽量吻合，从而确定最优的零极点，上例中

m1=5.59e8

m2=2.364e9

m3=4.007e9

m4=0.989

修改wq, wp1, wp2如下：

把CTLE加入PCIE Channel 链路中， 运行仿真，得到如下结果，眼宽，眼高都有了明显改善。

现在对于大部分应用，芯片厂商已经提供了IBIS_AMI模型，其中对于CTLE也有相应的参数可以设置，可以通过参数扫描的方法来得到最优化的值，以后会有专门介绍。

参考文献：

1. 信号完整性解密

2. 高级信号完整性技术

3. ADS高速电路信号完整性应用实例